数字电路逻辑设计数字电子钟.docxVIP

本科课程设计 课程名称： 数字电路逻辑设计 实验项目： 数 字 电 子 钟 实验地点： 博 睿 楼 5 层 专业班级： 电信1201 学号： 2012001 学生姓名： 指导教师： 张文爱 2015 年 1 月 08 日一、设计目的1、了解计时器主体电路的组成及工作原理；2、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；3、熟悉集成电路及有关电子器件的使用；4、熟练使用multisim仿真软件，在上面仿真；5、通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。二 、设计要求1、设计一个具有时、分、秒显示的电子钟（23小时59分59秒）；2、应该具有手动校时校分的功能；3、应该具有整点报时功能：从59分51秒起(含59分51秒)，每隔2秒发出一次蜂鸣，连续5次；4、使用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；5、画出框图和逻辑电路图，写出设计、实验总结报告。三、设计原理1、数字电子钟基本原理数字电子钟的逻辑框图如下图所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。数字电子钟框图如下：2、数字电子钟单元电路设计时钟脉冲已经由实验箱提供,实验箱提供的是秒脉冲；显示电路已经由实验箱提供。(1)计数器电路A．秒个位计数器，分个位计数器，时个位计数器均是十进制计数器； B．秒十位计数器，分十位计数器均是六进制计数器；C．时十位计数器为二进制计数器因此，选择74LS90可以实现二-五-十进制异步计数器芯片实现上述计数功能。另外利用74LS08四2输入与门实现芯片间逻辑组合功能，完成设计。74LS90集成异步计数器：通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能详述如下：?(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。?(2)计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。?(3)若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。?(4)若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。?(5)清零、置9功能。?a)?异步清零??当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。?b)?置9功能?当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。74LS08逻辑图：74LS151引脚图（八选一数据选择功能）：实现时分秒的电路图如下：时位计数器分位计数器秒位计数器(2)手动校时电路当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是：在小时校正时不影响分和秒的正常计数；在分钟校正时不影响秒和小时的正常计数。手动校时电路图(3)整点报时电路整点报时功能：即从59分51秒起(含59分51秒)，每隔2秒发出一次蜂鸣，连续5次。整点报时电路图3、器件清单类型型号及规格数量中规模集成芯片74LS906中规模集成芯片74LS083中规模集成芯片74LS1512导线若干四 、EDA仿真模拟数字电子钟仿真电路图：整点报时系统仿真结果（仅截图50，51，52，53秒，蜂鸣器由红色发光二极管表示）[发光二极管呈蓝色][发光二极管呈红色][发光二极管呈蓝色][发光二极管呈红色]仿真结果为[24时59分51，53，55，57，59秒呈红色，50，52，54，56，58呈蓝色]满足设计要求。五、实际电路验证1、操作过程（1）列出元件清单，领取所需器件，检测芯片的好坏；（2）由于要使用数码显示，所以首先要检查实验箱的好坏；（3）按照事先设计好的仿真电路图搭建实际电路，逐级实现逻辑功能；[利用事先打印的图一来完成基本电子钟计数功能，利用图二（即数字电子钟仿真电路图）来完成选作功能]图一如下：（4）尝试选作功能的实现；（5）完成实验，做好清理工作。六、电路实物连接图完成了预先仿真的内容，显示电路正常，校时电路也进行了尝试，但最后的报时系统不是很成功，七、心得与体会通过数字电子钟的实际设计，使我更进一步的熟悉了芯片的结构，掌握了相关个芯片的工作原理和其具体的使用方法，也