数电研究性教学报告.docxVIP

研究性教学报告数字电子技术（2015-2016第二学期）姓名： 学号： 班级:选题一：74290设计计数器自学内容概述：1、74290引脚与功能74290的管脚图与功能图如下，其中Ro(1)、Ro(2)为置0端，S9(1)、S9(2)为置9端，CPa与CPb接时钟，QA-QD为输出端。QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPB 电路功能有：(1)、清零：当S9(1)、S9(2)有低电平且Ro(1)、Ro(2)全接高电平时计数器置零。(2)、置9：当S9(1)、S9(2)全为高电平时，输出QDQCQBQA=1001，即输出置9，优先级别最高。(3)、计数：当S9(1)、S9(2)与Ro(1)、Ro(2)有低电平时实现某种进制的计数。计数按不同的外部连接，得到的计数状态不一样，输出的高位与低位也不同。①、8421BCD码计数：QA与CPB连接，时钟接CPA，输出最高位为QD。②、5421BCD码计数：QD与CPA连接，时钟接CPB，输出最高位为QA。 其功能表如下：2、利用74290设计M=7，M=10计数器。（1）、M=7的计数器QD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPB M=7 态序表 N QD QC QB QA 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 1 0 0 1其连接与态序表如上。QB与S9(1)相连，QC与S9(2)相连，QA与CPB相连，为8421BCD码计数，输出QD为最高位。当QDQCQBQA=0110时，S9(1)= S9(2)=1，执行优先级最高的置9功能，将输出置于1001，下一时刻返回0000，完成M=7的计数功能。（2）、M=10的计数器fQD74LS290R0（1）CPAR0(1)QAQBQCR0(2)S9(1)S9(2)CPBR0（2）S9（1）S9（2）QDQAQBQCCPACPB M=10 态序表 N QAQDQC QB 0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 1 0 0 06 1 0 0 17 1 0 1 08 1 0 1 19 1 1 0 0其连接与态序表如上。将QD接到CPA，时钟在CPB引入，输出按5421BCD码计数，QA为最高位，10分频输出故M=10。内容扩展部分：（1）用74290设计24进制计数器。设计如上，其中U4为个位数，U5为十位数。U1、U2的连接方式均为8421BCD码计数，当U1（个位数）的QDQCQBQA计数到1001（9）时，下一时刻变为0000，QD从1变为0，且QD与U2的时钟端相连，下降沿触发U2（十位数）计数。当U1输出为0100（4），U2输出为0010（2）时，U1与U2的置零端均为高电平，执行置零功能，从而实现24进制的计数功能。选题二：74195组成分频器自学内容概述：1、74195引脚与功能74290的管脚图与态序表如下74LS195RJLDKRLOADCPQ0Q1Q2Q3D0CP Q3JD1D2D3KQ0Q1Q2Q3Q3D0D1D2D3输 入 输 出0 X X X … X X X 0 0 0 0 1 ↑ 0d0 … d3 X X d0 d1d2d3d31 0 1 X … X X X Q0n Q1nQ2nQ3nQ3n其能完成的电路功能有：（1）、复位：移位寄存器74195的控制端R非为异步控制端。当R非为低电平时，不考虑其他输入信号，立即将移位寄存器的4个触发器清零，如态序表第一行所示，优先级别最高。（2）、预置：当为高电平（失效），为低电平时，在时钟CP上升沿作用下执行并行送数功能，即Qi=Di。优先级别次之，如态序表第二行所示。（3）、保持：当和都为高电平（失效）时，时钟脉冲CP不为上升沿时，移位寄存器保持原数据即Qin+1=Qin。（4）