第3章硅平面工艺流程要点.ppt

一、双极型集成电路工艺流程 二、MOS工艺 三、CMOS工艺 四、Bi-CMOS工艺 第3章 硅平面工艺流程 双极集成电路工艺流程 双极型晶体管是最早发明的半导体器件，它在模拟、 功率电路中占了很重要的地位。但由于功耗大、尺寸不能 满足小型化的无论是在产量上，还是应用上都较有优势。 但对于高速、模拟、功率电路领域，双极型器件仍具有相 当优势。 1.剖面图与版图 右图是 一个标准的隐 埋层双极晶体管（SBC） 的结构示意图，是剖面图 和俯视图的对照。 2.工艺流程 （1）衬底制备 对于PN结隔离型双极集成电路来说，通常选择轻掺杂 的p型衬底，掺杂浓度约为 。 （2）生长埋层 为了降低集电极串联电阻、减小寄生管的影响需在外 延层与衬底之间制作型埋层。埋层的制备分为三步：首先 用热氧化法在衬底上生长一层氧化膜；接着进行第一次光 刻，刻蚀出埋层生长区；最后，用扩散或离子注入法 向埋层生长区内掺入施主杂质（第五主族元素，常用磷、砷、 锑等）。 （3）外延生长，埋层生长结束，在衬底上外延生长一层n 型硅作为集电区。 外延生长分三步：第一步剥去埋层氧化层；第二步，抛 光衬底表面；第三步，外延层淀积。 外延生长时，主要要考虑外延层的厚度及电阻率。为了 提高击穿电压、降低结电容，需要较高电阻率的外延层，但 为了降低集电极串联电阻又希望外延层的电阻率尽量低一 些。 外延层的厚度要能够容纳两个结深、三个区以及后续工 序对外延层的消损。对于TTL电路，通常外延层的电阻率约 为、厚3～7μm；对于模拟电路，因其工作电压较高，所 以外延层比较厚，电阻率也较大，大概为0.5～5Ω*cm，厚7～17μm。 （4）生长隔离区 隔离的目的是在外延层产生很多在电性上各自孤立的 隔离岛，以实现元器件间的绝缘。隔离的方法有：PN结隔 离、全介质隔离和PN结-介质混合隔离等多种，制作工艺 也不同，由于PN结反偏隔离的工艺比较简单，成为最常用 的方法。 隔离区的生长流程如下：隔离氧化、隔离光刻、隔离扩散。 （5）生长基区 基区的掺杂和分布直接影响器件电流增益、截止频率等 特性，因此掺杂的剂量及温度等需严加控制。基区的生长同 样要经过氧化、光刻、扩散三步。 （6）发射区及集电极接触区生长 半导体的掺杂浓度达到一定的程度才能和金属之间形 成良好的欧姆接触，而集电区掺杂浓度较低，所以必须生 长集电极欧姆接触区。 （7）形成金属互连 晶体管的各个区制作完成，就要开始制作金属电极引 线，来实现电路内部的元件互连和与外部连接的电极。需经 过引线氧化、引线孔光刻、金属淀积、引线反刻等工序。 经过以上工艺，一个标准埋层双极晶体管的前道工艺 （wafer制作）已完成，接下来只要通过后道的测试、键 合、封装等工序就是成品了 。 MOS工艺 MOS的意思是Metal Oxide Semiconductor，即 金属-氧化物-半导体器件。与双极晶体管不同，它是单极型 器件。按导电沟道的不同有PMOS管和NMOS管之分。 MOS管（MOSFET）构成的集成电路就是MOS集成 电路。由NMOS和PMOS共同构成的互补型集成电路就是 CMOS集成电路。 1.工艺结构 NMOS和PMOS在结构上完全相同，不同的是衬底和 源、漏的掺杂类型。NMOS是在P型硅衬底上，通过选择性 掺杂形成N型的源漏区，由于它的导电沟道是n型，故称为 NMOS；PMOS是在n型硅衬底上，通过选择性掺杂形成p 型源漏区，它的导电沟道是p型。 2.铝栅工艺与硅栅工艺 早期的MOS工艺采用Al作为栅电极，这样的MOS器件 为铝栅器件。铝其缺点是，制造源、漏极与制造栅极需要两 次掩膜步骤，不容易对齐。 1970年出现了硅栅工艺，采用多晶硅作为栅极。多晶 硅本是绝缘体，经过扩散，掺入杂质，可变为导体，用作电 极和连线。硅栅工艺有以下优点：可实现自对准工艺，从而 彻底解决了栅极错位问题；栅极电阻可通过掺杂来调节；多 晶硅与二氧化硅之间接触界面 性能良好，与后续高温工艺的 兼容性好；可靠性高、淀积均 匀性好。 CMOS工艺 CMOS器件功耗低、速度快、抗干扰能力强、集成密度 高、封装成本低，在很多领域得到了广泛的应用。 1.阱 CMOS电路中既包含NMOS也包含PMOS，NMOS是 做在p型衬底上的，PMOS是做在n型衬底上的，这就需要 在衬底中制作阱，根据阱的不同有P阱CMOS、N阱CMOS 及双阱（也叫孪生阱