第6章存储系统及扩展.pptVIP

第6章 存储系统及扩展 6.5 CPU与存储器的连接 问题引入： 6.5 CPU与存储器的连接 问题引入： 6.5 CPU与存储器的连接 6.5.1 连接存储器的基本问题 1. 把握要领---紧扣三总线 6.5.1 连接存储器的基本问题 2. 综合考虑的因素 1）CPU总线的带负载能力 可加驱动器或缓冲器 3.存储器的片选与地址分配 单元的位数与其数据线数相对应： 3.存储器的片选与地址分配 ◆芯片选择：在芯片地址线位数的基础上扩展地址线， 3.存储器的片选与地址分配 3.存储器的片选与地址分配 ★不同容量存储芯片地址线扩展 以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。 3.存储器的片选与地址分配 ★不同容量存储芯片地址线扩展 以地址线位数最多的芯片为准进行扩展，在差别位置插入无关位。 6.5.2 存储器的译码方法 6.5.2 存储器的译码方法 6.5.2 存储器的译码方法 6.5.2 存储器的译码方法 6.5.2 存储器的译码方法 6.5.3 存储器与CPU的连接 1. 存储器的分体结构 6.5.3 存储器与CPU的连接 1. 存储器的分体结构 6.5.3 存储器与CPU的连接 1. 存储器的分体结构 6.5.3 存储器与CPU的连接 ●N×1位芯片，扩展N个字节，用8片并列成一组； ●1K×4位芯片，扩展1KB,要用2片并列成一组。 6.5.3 存储器与CPU的连接 6.5.3 存储器与CPU的连接 6.5.3 存储器与CPU的连接 6.5.4 CPU与存储器典型连接 1. 设计地址译码电路 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.5.4 CPU与存储器典型连接 6.6 高速缓存Cache及其工作原理 在慢速的DRAM和快速CPU之间插入速度较快、容量较小的SRAM，起到缓冲作用，又不使成本上升过高。 6.6.1 Cache的工作原理 ●操作：CPU对数据请求时，通常先访问Cache；不命中再访问存储器，获取的同时，也把它拷进Cache 。 6.6.2 Cache的组织方式 地址映像：CPU把内存数据复制到Cache时，将内存地址经某种函数处理后，写入Cache标志字段的过程。 2.直接映像方式 2.直接映像方式 直接映像优点：硬件控制电路简单，只需容量较少的按地址访问的区号标志表存储器，且访问Cache与访问区号表、比较区号表的操作同时进行。 直接映像缺点：最致命Cache块冲突率高。只要两个或以上的经常使用的块恰好被映像到Cache同一个块位置上时，就会使Cache的命中率急剧下降。 3. 组相联映像方式 ●内存的一个区块可以映像到Cache几个特定的区块中。 原理：将Cache空间和内存地址空间都分成组，各组之间是直接映像，但组内各块则是全相联映像。 当分组中每一组块数为“1”时，就成了直接映像；当每一组块数和Cache块数相同时就成了全相联映像。 优点：是命中率比直接映像方式稍高。 缺点： 是控制器比较复杂。 6.6.3 Cache 的数据更新方法 ★问题提出： Cache与内存数据不一致。 数据传送时，Cache更新，内存未变； DMA传送时，内存更新，Cache未变。 1. Cache已更新，内存未更新 （1）通写方式 CPU写Cache时，Cache控制器立即写对应内存。 6.6.3 Cache 的数据更新方法 ★问题提出： Cache与内存数据不一致。 数据传送时，Cache更新，内存未变； DMA传送时，内存更新，Cache未变。 1. Cache已更新，内存未更新 （1）通写方式 （2）缓冲通写方式 Cache和内存之间增加一个缓冲器。 要改写的数据先存在缓冲器中，在CPU进入下一个操作时，缓冲器的内容才被写入内存。 6.6.3 Cache 的数据更新方法 ★问题提出： Cache与内存数据不一致。