3G移动通信中脉冲成形FIR滤波器的ASIC实现结构.docVIP

3G移动通信中脉冲成形FIR滤波器的ASIC实现结构 牟　丹 （北京交通大学 现代通信研究所，北京100044） ? 　　摘　要：数字滤波器是语音与图像处理和模式识别等应用中的一种基本数字信号处理部件。本文提出了一种3G移动通信脉冲成形FIR滤波器的定向系统芯片实现结构：基于分布式运算 (DA，即Distributed Arithmetic)结构的查表法。使用了Alter公司的FPGA芯片－EP1K50QC208-3，阶数和位数以及滤波器特性均可方便改变。　　关键词：CDMA2000; 脉冲成形滤波器; 分布式运算结构；ASIC; FPGA; 数字信号处理? ASIC Implementation Architecture for Pulse ShapingFIRFilters in 3G Mobile Communications MU Dan （Modern Telecommunication Institute, Beijing Jiaotong University, Beijing 100044，China） 　　Abstract: Digital filters are basic components in the application of voice and image processing and pattern recognitior models. This paper presents a system-on-chip oriented implementation architecture for pulse shaping FIR filters used in 3G mobile communications: the look-up-table based on the distributed arithmetic architecture. The proposed architecture is prototyped with FPGA implementation and can integrated directly to ASIC products. Adopting FPGA chip—EP1K50QC208-3 which is designed by Alter Company, both of the numbers of tap and bit and the filter characteristics can be changed easily.??? Keywords: CDMA2000；Pulse shaping FIR filter；Distributed arithmetic architecture;ASIC；FPGA；DSP 一、引言　　当今许多电信公司正密切关注着他们所致力的3G产品的研制和开发，例如移动终端、基站以及其它大量的网络设备。无可置疑地，3G产品和业务已经成为无线通信市场的主流，而其中CDMA，尤其是宽带CDMA(W-CDMA)凭借着其高性能、在系统容量运用中的高效性以及物理资源使用中的便捷性，日益成为3G技术中的主导。　　为了满足3G的高技术复杂度以及高信号处理要求，基于FPGA/ASIC的专用硬件必须要符合不同用户产品的规格。也就是说，在3G无线终端发展中，产品的尺寸、重量以及功率消耗这些参数将是十分关键和重要的决定因素。由此，系统芯片(SoC)作为一门新的设计方略被引入了3G的发展。SoC要求能够将区域有效信号处理算法与结构的设计、发展都集成在一块小的芯片上。　　数字滤波器作为信号处理中最为常见的元件，被广泛地应用于无线通信的各个部分中。本文针对3G标准CDMA 2000中的脉冲成形FIR滤波器的ASIC实现进行讨论，并在此提出一种实效的实现结构：基于分布式运算(DA)结构的查表法。 二、脉冲成形滤波器　　脉冲成形滤波器常用于旨在提高信号频谱传输效率的基带通信传输中。经过D/A转换后的成形滤波器通常是被设计为FIR滤波器，其作用是［1］：将信号的同相(I)和正交(Q)符号转换为模拟的I、Q信号。　　一般来说，FIR滤波器是需要有一个升余弦或者是平方根升余弦成形脉冲响应的。这里需要注意的是，成形滤波器的采样速率一般要求比输入的I、Q符号速率要高(通常是其4~8倍)。因此，在此要有一个先于脉冲成形的过采样。图1描述了典型的成形过程，其中过采样通过在连续的输入采样值中插入M-1个零值来实现的。CDMA2000标准中，对1个扩频速率的系统(码片速率＝1.2288 MCPS)，用48阶对称系数FIR滤波器；对3个扩频速率的系统(码片速率＝3×1.2288 MCPS)，用108阶的滤波器。由于滤波器运行在4倍码片速率下，