xilinx和 ALTERA系列芯片.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
xilinx和 ALTERA系列芯片

芯片了解: Xilinx的主流FPGA分为两大类,一种侧重低成本应用,容量中等,性能可以满足一般的逻辑设计要求,如Spartan系列;还有一种侧重于高性能应用,容量大,性能能满足各类高端应用,如Virtex系列,用户可以根据自己实际应用要求进行选择。 在性能可以满足的情况下,优先选择低成本器件。 Spartan-3系列FPGA【15】是为那些需要大容量、低价格电子应用的用户而设计的。该系统的8种FPGA密度从5万到500万门。Spartan-3系列是在Spartan-IIE成功的基础上通过增加逻辑资源、增加内部RAM容量、增加I/O引脚数量、增加时钟管理功能以及增加总体性能来实现的,很多增强的功能都来自于Virtex-II技术。这些结合了先进处理技术的改进,使得Spartan-3的性价比超出以前所能达到的水平。也为可编程逻辑器件提供了新的标准。由于异常的低价,Spartan-3可广泛地应用于各种电子设计,包括军工航天、宽带接入、家庭网络、投影电视、数字电视。Spartan-3还是替代ASIC的更佳选择。不同于通常的ASIC,FPGA减少了初期成本并缩短了开发周期。同时,FPGA的可编程性也使得它能在不需要考虑硬件更改的情况下进行设计升级,这是ASIC不能做到的。 Spartan-3系列FPGA产品的主要技术参数指标如表2.1所示。 表2.1 Spartan-3系列FPGA技术参数 器件名称 逻辑单元 系统门密度 CLB阵列 CLB总数 最大用户I/O 最大差分I/O 分布式RAM容量/bit BlockRAM容量/bit XC3S50 1728 50K 16×12 192 124 56 12K 72K XC3S200 4320 50K 24×20 480 173 76 30K 216K XC3S400 8064 50K 32×28 896 264 116 56K 288K XC3S1000 17280 1M 48×40 1920 391 175 120K 432K XC3S1500 29952 1.5M 64×52 3328 487 221 208K 567K XC3S2000 46080 2M 80×64 5120 565 270 320K 720K XC3S4000 62208 4M 96×72 6912 712 312 432K 1728K XC3S5000 74880 5M 104×80 8320 784 344 520K 1872K Spartan-3系列FPGA结构包括5个基本的可编程功能单元:(1)可配置逻辑块(CLB)。该模块包括基于RAM的查找表 LUT 。除了作为存储器外,CLB还能通过编程实现很多的逻辑功能。 (2)输入/输出模块(IOB)。该模块控制I/O引脚和内部逻辑单元之间的数据流动,每一个IOB支持双向三态的数据流动,支持23种差分信号标准(其中有6种高性能差分标准)。输入/输出模块还包括了双数据速率寄存器(Double Data-Rate,DDR),数控电阻(Digitally controlled Impedance, DCI)提供自动的片内终端,大大简化了电路板的设计。 (3)Block RAM模块。该模块提供了18Kbit的双口数据存储。 (4)乘法器模块。该模块提供了18位的二进制数据乘法。 (5)数字时钟管理模块 Digital Clock Manager,DCM 。该模块提供了自校准、全数字的解决方案,可以提供分布式的、延时的、合成频率的、分频的以及移相的时钟信号。 下为Spartan-3系列结构图 。 这些单元的组成方式如图所示。IOB环围绕在规则的CLB阵列周围。XS3S50仅有1列RAM嵌入在CLB阵列中。而XS3S200~XS3S2000则有2列RAM。XS3S4000和XS3S5000含有4列RAM。每一列RAM由一些18Kbit的RAM块组成,每一块带有一个专用乘法器。DCM则在每一列RAM的末端。Spartan-3系列有丰富的连线和开关网络,这些网络用来连接5个功能单元并在它们之间传输数据。每个功能单元有一个开关矩阵实现多点连接。 简评:成本低廉,总体性能指标不是很优秀,适合低成本应用场合,是Xilinx未来几年在低端FPGA市场上的主要产品,目前市场上中低容量型号很容易购买到,大容量相对少一些。 Altera公司2004年推出了新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,逻辑容量大了三倍多,可满足低成本大批量应用需求Cyclone

文档评论(0)

cbf96793 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档