格雷码和二进制的相互转换-vhdl程序研讨.docxVIP

下载本文档

20
0
约4.87千字
约 10页
2016-08-06 发布于湖北
举报
版权申诉

格雷码和二进制的相互转换-vhdl程序研讨.docx

1、本文档共10页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

格雷码和二进制的相互转换-vhdl程序研讨

1. B2G_converter 1) Screenshot of iSim simulation results: note: from the beginning point at 1,000ns, input(i5binary) changes every other 50ns a) i5binary input from 0 to 6 i5binary o5graycode Delay of output (ns) 00000 00000 6.691 00001 00001 6.516 00010 00011 6.517 00011 00010 6.516 00100 00110 6.580 00101 00111 6.516 00110 00101 6.517 b) i5binary input from 7 to 13 i5binary o5graycode Delay of output (ns) 00111 00100 6.516 01000 01100 6.197 01001 01101 6.516 01010 01111 6.517 01011 01110 6.516 01100 01010 6.580 01101 01011 6.516 c) i5binary input from 14 to 20 i5binary o5graycode Delay of output (ns) 01110 01001 6.517 01111 01000 6.516 10000 11000 5.210 10001 11001 6.516 10010 11011 6.517 10011 11010 6.516 10100 11110 6.580 d) i5binary input from 21 to 27 i5binary o5graycode Delay of output (ns) 10101 11111 6.516 10110 11101 6.517 10111 11100 6.516 11000 10100 6.197 11001 10101 6.516 11010 10111 6.517 11011 10110 6.516 e) i5binary input from 28 to 31 i5binary o5graycode Delay of output (ns) 11100 10010 6.580 11101 10011 6.516 11110 10001 6.517 11111 10000 6.516 2) VHDL for Binary-to-Gray-Code converter: ---------------------------------------------------------------------------------- -- Company: -- Engineer: -- -- Create Date: 13:02:37 09/15/2015 -- Design Name: -- Module Name: b2g_converter - Behavioral -- Project Name: -- Target Devices: -- Tool versions: -- Description: -- -- Dependencies: -- -- Revision: -- Revision 0.01 - File Created -- Additional Comments: -- ---------------------------------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; -- Uncomment the following library declaration if using -- arithmetic functions with Signed or Unsigned values --use IEEE.NUMERIC_STD.ALL; -- Uncomment the following library declaration if instantiating -- any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VComponents.all; entity b2g_converter is Port ( i5Binary : in STD_LOGIC_VECTOR (4