第三章 集成电路工艺研讨.pptVIP

集成电路设计基础Basic of Integrated Circuit Design 电子信息工程系 武 斌 第三章 集成电路基本工艺 集成电路设计与制造的主要流程 工艺类型简介 前工序、 后工序及辅助工序 1) 前工序 半导体器件的核心部分——管芯制造 （1） 薄膜制备工艺： 包括氧化、 外延、 化学气 相淀积、 蒸发、 溅射等。 （2） 掺杂工艺： 包括离子注入和扩散。 （3） 图形加工技术： 包括制版和光刻。 2) 后工序 从中间测试开始到器件完成的所有工序, 有中间测试、 划片、 贴片、 焊接、 封装、 成品测试等。 3) 辅助工序 （1） 超净环境的制备； （2） 高纯水、气的制备：去离子和细菌，绝缘电阻率高达15 MΩ·cm以上的电子级纯水； ? （3） 材料准备：制备IC生产所需要的晶圆，包括切片、磨片、抛光等工序 3.1 硅圆片工艺 集成电路是经过很多道工序制成的。其中最基础的工艺有： 生产所需类型衬底的硅圆片工艺； 确定加工区域的光刻工艺； 向芯片中增加材料的氧化、淀积、扩散和离子注入工艺； 去除芯片上的材料的刻蚀工艺。 集成电路的制造就是由这些基础工艺的不同组合构成的。 3.1 硅圆片工艺 300mm商用直拉单晶硅 半导体产业向前发展：不断扩大晶圆尺寸和缩小芯片特征尺寸；然而，硅晶圆在晶圆生产过程中，离晶圆中心越远就越容易出现坏点。因此从硅晶圆中心向外扩展，坏点数呈上升趋势，这样我们就无法随心所欲地增大晶圆尺寸 3.2 外延生长（Epitaxy） 一般地，将在单晶衬底上生长同质或其他半导体材料薄层的过程叫做外延，生长有外延层的晶体片叫做外延片。一般采用气相外延生长工艺（VEP），其分为物理、化学汽相淀积工艺。 如：氮化硅的化学汽相淀积，多晶硅淀积一般采用化学汽相淀积（LPCVD）的方法。 利用化学反应在硅片上生长多晶硅薄膜。利用多晶硅替代金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一。 化学气相淀积(CVD) CVD(Chemical Vapor Deposition) CVD技术特点 具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点 CVD方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)等。 化学气相淀积的种类有常压化学气相淀积（APCVD）、 低压化学气相淀积（LPCVD）、 等离子体化学气相淀积（PECVD）、 光致化学气相淀积（photoCVD）等几种。 物理气相淀积(PVD) 蒸发：在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种 溅射：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上 3.3 掩模工艺（Mask） 掩模通常是一个印有特定版图图形的铬薄层的石英玻璃，一个掩模对应一块集成电路的一层材料的加工。所以通常有多个掩模 整版掩模和单板掩模 图案发生器方法 3.4 光刻工艺 光刻SiO2薄膜光刻一般步骤 常见的光刻曝光方法 接触式曝光： 把掩膜以0.05 ?0.3ATM 的压力压在涂光刻胶的晶圆上，分辨率0.5um; 掩模版易损坏；容易累积缺陷； 接近式曝光： 硅片和掩模版之间的间隙在10~25um；对于可见光，分辨率约1um；以牺牲分辨率来延长了掩膜版的寿命 投影式曝光（目前最常用的） 刻蚀工艺 湿法刻蚀： 优点：选择性好；重复性好；生产效率高；设备简单；成本低； 缺点：钻蚀严重；对图形的控制性差； 广泛应用在半导体工艺中：磨片、抛光、清洗、腐蚀； 干法刻蚀： 优点：各项异性好，可以高保真的转移光刻图形； 3.5 氧化工艺（Oxidation） 热氧化原理与方法 干氧法：如果氧化环境是纯氧气， 氧气与硅表面的硅原子在高温下生成SiO2薄膜。薄膜结构致密，但生长速度太慢。 3.6 掺杂工艺 集成电路生产过程中要对半导体基片的一定区域掺入一定浓度的杂质元素（五价磷或三价硼），形成不同类型的半导体层， 来制作各种器件， 这就是掺杂工艺。 掺杂工艺主要有两种： 扩散和离子注入。 在热运动的作用下，物质的微粒从浓度高的地方向浓度低的地方运动的趋势， 这就是扩散。 常用扩散方法 替位式扩散：杂质离子占据硅原子的位： Ⅲ、Ⅴ族元素，一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以