EDA讲座-yang.pptVIP

电子技术课程设计 目录 1 电子设计自动化EDA概述 2 在系统可编程数字逻辑器件 FPGA 和 CPLD 3 开发平台环境（ EDA 工具软件） 4 ABEL-HDL语言 5 习题布置（课程设计总结要求格式） 6 课程设计时间安排要求 1.1 电子设计自动化 电子设计自动化是一种实现电子系统或电子产品自动化设计的技术. EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言(HDL)完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA、CPLD器件，就可以得到最后的设计结果。 1.2 EDA技术范畴 1.3 EDA技术基本特征 1．自顶向下设计方法 。 2．硬件描述语言(HDL ） 3．逻辑综合优化 4．开放性和标准化 5. 仿真验证实现 1.4 EDA设计工具 物理工具 逻辑工具 编辑器 （文字编辑器、图形编辑器） 检查／分析工具 优化／综合工具 仿真器 （统计型仿真器、确定型仿真器） 1.5 EDA设计步骤 1 设计输入（电路原理图，波形图，HDL，真值表。。。) 2 语法检查 3 功能仿真（优化，合并、映射 布局、布线） 4 时序仿真 5 下载 6 器件测试 1.6 ISP 下载 1.7 在系统可编程技术的特点 (1)缩短了设计试制的周期，降低了试制成本。 (2)缩小了芯片的体积并简化生产流程。 (3)方便了系统的维护和升级。 (4)提高系统的可测试性，增加系统的可靠性。 2.1 可编程数字逻辑器件 PLD  （ Programmable Logic Device） 可编程阵列逻辑 PAL（ Programmable Array Logic） 通用阵列逻辑 GAL (Generic Array Logic) 中央处理器 CPU 专用集成电路 ASIC 复杂可编程逻辑器件 CPLD CorplexProgrammable Logic device 现场可编程门阵列 FPGA Fie1d Programmable Gate Array 2.2 编程分类 掩膜编程 熔丝和反熔丝 浮栅 SRAM FLASH 2.3 FPGA CPLD简介 FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几千万门。复杂可编程逻辑器件CPLD是由PAL 可编程阵列逻辑)或CAL(通用阵列逻辑)发展而来的。它采用全局金属互连导线，因而具有延时可预测性，易于控制时序逻辑，但功耗比较大。现场可编程门阵列和可编程逻辑器件一者演变而来的,将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。FPGA通常布线资源分隔的可编程逻辑单元(或宏单元)构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。其内部资源是分段互联的，因而延时不可预测，只有编程完毕后实际测量。 2.4 FPGA CPLD特点 复杂可编程逻辑器件（CPLD） 是由PAL ，GAL。它采用全局金属互连导线，因而具有延时可预测性，易于控制时序逻辑，但功耗比较大。 现场可编程门阵列(FPGA ） 是由掩膜可编程门阵列和可编程逻辑器件演变而来的,将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。FPGA通常布线资源分隔的可编程逻辑单元(或宏单元)构成阵列，又由可编程I/O单元围绕阵列构成整个芯片。其内部资源是分段互联的，因而延时不可预测，只有编程完毕后实际测量。 2.5 FPGA 和CPLD的开发流程 (1) 首先须利用EDA工具的文本或图形编辑器将设计者的设计意图用文本方式(如VHDL, Verilog-HDL程序)或图形方式(原理图、状态图等)表达出来。完成设计描述后通过编译器进行排错编译，变成特定的文本格式，为下一步的综合作准各。 ( 2) 在综合前可以对所描述的内容进行仿真，称为行为仿真，此时的仿真只是根据V}的语义进行的，与具体电路没有关系。 2.5. 2 ( 3)综合是指将软件设计与硬件的可实现性挂钩，这是将软件转化为硬件电路的关键步骤。综合器对源文件的综合是针对某一FPGA CPLD供应商的产品系列的，因此，综合后的结果具有硬件可实现性。 ( 4)在综合后，可以进行功能仿真，功能仿真仅对设计描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及具体器件的硬件特性，如延迟特性。 2