第4章触发器1.ppt

第四章 触发器 4.1 概述（无图） 4.2 触发器的电路结构与动作特点 4.3 触发器的逻辑功能及其描述方法 4.4 触发器的动态特性 4.1 概 述 组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。 从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。 组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器。所谓触发器，就是能够存储1位二值信号的基本单元电路。 为了实现记忆1位二值信号的功能，触发器必须具有如下几个基本特点： 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1。 根据不同的输入信号可以置成1或0状态。 在输入信号消失以后，能将获得的新状态保存下来。 触发器的分类 按电路结构和动作特点来分： 基本RS触发器 同步RS触发器 主从触发器 维持阻塞触发器 CMOS边沿触发器 按逻辑功能来分： RS触发器 JK触发器 D触发器 T触发器 4.2 触发器的电路结构与动作特点 图4.2.1 用或非门组成的基本RS触发器 （a）、（b）电路结构（c）图形符号 图4.2.2 用与非门组成的基本RS触发器（a）电路结构（b）图形符号 图4.2.3 例4.2.1的电路和电压波形（a）电路结构（b）电压波形图 图4.2.4 同步RS触发器（a）电路结构（b）图形符号 图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号 图4.2.6 例4.2.2 的电压波形图 图4.2.7 D型锁存器电路（a）基本形式 （b）7475采用的电路 图4.2.8 主从结构RS触发器（a）电路结构（b）图形符号 图4.2.9 例4.2.3 的电压波形图 图4.2.10 主从JK触发器 图4.2.11具有多输入端的主从JK触发器 图4.2. 12例4.2.4 的电压波形图 图4.2. 13例4.2.5 的电压波形图 图4.2. 14利用CMOS传输门的边沿触发器 图4.2. 15带异步置位、复位端的CMOS边沿触发器 图4.2. 16 维持阻塞结构的RS触发器 图4.2. 17 维持阻塞结构的D触发器 图4.2. 18具有异步置位、复位端和多输入端的维持阻塞D触发器 图4.2. 19利用传输延迟时间的边沿触发器 图4.2. 20例4.2.6 的电压波形图 图4.2.1 用或非门组成的基本RS触发器（a）、（b）电路结构（c）图形符号 图4.2.2 用与非门组成的基本RS触发器（a）电路结构 （b）图形符号 二、动 作 特 点 基本RS触发器的输出端Q和 状态由输入信号 来决定，当输入信号 发生变化时，输出端Q和 的状态作相应的变化。 如下图所示： 图4.2.3 例4.2.1的电路和电压波形（a）电路结构 （b）电压波形图 4.2.2 同步RS触发器的电路结构与动作特点 触发器的翻转不是由输入信号控制，而是由外加的时钟脉冲控制。 一、电路结构与工作原理 图4.2.4 同步RS 触发器（a）电路结构（b）图形符号 逻辑电路 图4.3.1 RS 触发器的状态转换图 基本RS触发器的翻转由输入信号控制； 同步RS触发器的翻转由时钟脉冲控制，属于电平触发，即在CP=1期间都可以触发翻转； CP=1期间，若R、S有多次变化，Q也会多次翻转，即会“空翻”。 时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 二、动 作 特 点 输入信号在CP=0期间保持不变，在CP=1的全部时间内RS的变化都将引起触发器状态的相应改变，即在CP=1期间输入信号发生多次变化，触发器的状态也可能发生多次翻转，这降低了电路抵御干扰信号的能力。 波 形 图 波形图 图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号 图4.2.6 例4.2.2 的电压波形图 图4.2.7 D 型锁存器电路（a）基本形式 （b）7475采用的电路 图4.2.8 主从结构RS触发器（a）电路结构 （b）图形符号 图4.2.9 例4.2.3 的电压波形图 二、主从触发器的动作特点 触发器的翻转分两步动作