数电-门电路(二)课件.ppt

  1. 1、本文档共27页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第三章 门电路(二) 3.3 CMOS门电路 CMOS逻辑门电路是在TTL器件之后,出现的应用比较广泛的数字逻辑器件,在功耗、抗干扰、带负载能力上优于TTl逻辑门,所以超大规模器件几乎都采用CMOS门电路,如存储器ROM、可编程逻辑器件PLD等 3.3.1 MOS管(绝缘栅)的开关特性 一、MOS管的工作原理和符号 增强型NMOS管及其工作原理 3.3.1 MOS管(绝缘栅)的开关特性 二、MOS管的输入特性和输出特性 1、 NMOS管共源极接法电路及其输出特性 3.3.1 MOS管(绝缘栅)的开关特性 2、NMOS管共源极接法电路及其转移特性 (a) (b) 3.3.2 CMOS反相器的电路结构和工作原理 一、CMOS反相器的电路结构 1.结构 其中T1为P沟道增强型MOS管,T2为N沟道增强型MOS管.它们构成互补对称电路 2.工作原理 当vI=VIL=0为低电平时,T2截止, T1管导通,输出电压为高电平,即 CMOS反相器电路 3.3.2 CMOS反相器的电路结构和工作原理 当vI=VIH=VDD为高电平时,T2导通, T1管截止,输出电压为低电平,即 3.电路特点 (1)互补电路结构; (2)静态电流很小,静态功耗很小。 3.3.2 CMOS反相器的电路结构和工作原理 二、电压传输特性和电流传输特性 1. 电压传输特性 反相器电压传输特性是输出电压vo和输入vI之间的关系曲线,如右图所示。 并设 3.3.2 CMOS反相器的电路结构 和工作原理 2.电流传输特性 电流传输特性是反相器的漏极电流随输入电压变化曲线,如右图所示。 3.3.2 CMOS反相器的电路结构和工作原理 三、输入端噪声容限 1.定义:由图3.3.11 CMOS反相器的电压传输特性可知,在输入电压vI偏离正常低电平或高电平时,输出电压vo并不随之马上改变,允许输入电压有一定的变化范围。输入端噪声容限是指在保证输出高、低电平基本不变(不超过规定范围)时,允许输入信号高、低电平的波动范围。 3.3.2 CMOS反相器的电路结构和工作原理 2.输入噪声容限和电源电压VDD有关,当VDD增加时,电压传输特性右移。 3.结论:可以通过提高VDD来提高噪声容限 3.3.2 CMOS反相器的电路结构和工作原理 四、CMOS反相器的两种常用电路结构 CMOS反相器的两种常用保护电路 3.3.5 其他类型的CMOS逻辑门 一、其他逻辑功能的CMOS门电路 1.CMOS与非门 A、B至少有一个为“0”时,T2、 T4至少有一个截止, T1、 T3至少有一个导通,故输出为高电平,Y=1。 A、B同时为“1”时,T2、 T4同时导通, T1、 T3同时截止,故输出为低电平,Y=0。 3.3.5 其他类型的CMOS逻辑门 2. 或非门: A、B有一个为“1”时,T2、 T4至少有一个导通, T1、 T3至少有一个截止,故输出为低电平,Y=0 A、B同时为“0”时,T2、 T4同时截止, T1、 T3同时导通故输出为高电平,Y=1 3.3.5 其他类型的CMOS逻辑门 3.带缓冲级的CMOS门电路 上面电路存在的问题( 以与非门为例): ①输出电阻RO受输入状态的影响; ②输出的高低电平受输入端数目的影响 输入端数目愈多,输出为低电平时串联的导通电阻越多,低电平VOL越高;输出为高电平时,并联电阻也多,输出高电平VOH也提高 ③ 输入状态不同对电压传输特性有影响,使T2、T4达到开启电压时,输入电压vI不同。 3.3.5 其他类型的CMOS逻辑门 改进电路均采用带缓冲级的结构,下图为带缓冲级的CMOS与非门电路 带缓冲级的CMOS与非门 3.3.5 其他类型的CMOS逻辑门 三、 CMOS传输门 1.电路结构及逻辑符号 其中T1为NMOS管, T2为PMOS管,C和C?为一对互补控制信号。 CMOS传输门 ? ? 3.3.5 其他类型的CMOS逻辑门 2.工作原理 若CMOS传输门的一端接输入电压vI,另一端接负载电阻RL,设RL>> RON, VIH= VDD, VIL=0。C的高低电平为VDD和0,则 (1)C=0, C?=1 只要vI在0~ VDD之间变化, T1和T2同时截止,输入和输出为高阻态,传输门截止,输出vo=0。 (2)C=1, C?=0 在vI 在0~ VDD时,若 0< vI < VDD-VGS(th)N,T1管导通,T2管截止,如图3.3.35所示,输出为vo=vI;若 |VGS(th)P|< vI < VDD,T1管截止,T2管导通,输出为vo=vI 3.3.5 其他类型的CMOS逻辑门 CMOS的工作状态 0< vI < VDD-VGS(th)N |VGS(th)P| < vI < VDD 3

您可能关注的文档

文档评论(0)

bbnm58850 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档