021003[数字逻辑].docVIP

数字逻辑 请在以下五组题目中任选一组作答，满分100分。 第一组 一、论述题（20分） 1. 74LS138芯片构成的数据分配器电路和脉冲分配器电路如下图所示。 图(a)电路中，数据从G1端输入，分配器的输出端得到的是什么信号。 图(b)电路中，G2A端加脉冲，芯片的输出端应得到什么信号。 (b) 二、计算题（共50分） 1. 试用74LS151数据选择器实现逻辑函数。（30分） 1） 2)。 3)。 2. 8选1数据选择器74LS151芯片构成如下图所示电路。图中G为使能端，G=0时，芯片正常工作；G=1时，Y=0（W=1）。分析电路功能，写出电路输出函数F的表达式。（20分） 三、分析题（30分） 1. 试用中规模器件设计一并行数据监测器，当输入4位二进制码中，有奇数个1时，输出F1为1；当输入的这4位二进码是8421BCD码时，F2为1，其余情况F1、F2均为0。 第二组 一、论述题（20分） 1. 四位超前进位全加器74LS283组成如下图所示电路，分析电路，说明在下述情况下电路输出CO和S3S2S1S0的状态。 （1）K=0 A3A2A1A0=0101 B3B2B1B0=1001 （2）K=0 A3A2A1A0=0111 B3B2B1B0=1101 （3）K=1 A3A2A1A0=1011 B3B2B1B0=0110 （4）K=1 A3A2A1A0=0101 B3B2B1B0=1110 二、分析题（共50分） 1. 试将74LS85接成一个五位二进制数比较器。（20分） 2. 试用74LS185实现六位二进制数到BCD码的码组转换电路。（30分） 三、计算题（30分） 1. 设每个门的平均传输延迟时间tpd=20ns，试画出下图所示电路中A、B、C、D及vO各点的波形图，并注明时间参数，设vI为宽度足够的矩形脉冲． 第三组 一、论述题（20分） 1. TTL或非门组成的电路如下图所示。 （1）分析电路在什么时刻可能出现冒险现象？ （2）用增加冗余项的方法来消除冒险，电路应该怎样修改？ 二、分析题（共80分） 1. 试出 图中各的次态函数（即Q1 n+1 、 Q2 n+1与现态和输入变量之间的函数式），并画出在图（b）给定信号的作用下Q1 、Q2的波形。假定各触发器的初始状态均为Q=0 2. 图（a）、（b）分别示出了触发器和逻辑门构成的脉冲分频电路，CP脉冲如图（）所示，各触发器的初始状态为0。 （1）试画出图（a）的Q1、Q2和F的波形。 （2）试画出图（b）的Q、Q和Y的波形。 3. 电路如下图触发器的初始状态为0分别 第四组 一、分析题（共80分） 1. 电路如下图触发器的初始状态为0分别 解： 2 分析下图时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发器的初始状态为0，画出电路的状态转换图，说明电路能否自启动。（30分） 解： 驱动方程：J0=K0=1, J1=K1=Q0, J2=K2=Q0Q1 状态方程：，， 状态转换图： 功能：同步三位二进制加法计数器，可自启动 。 3. 用JK触发器和门电路设计满足下图所示要求的两相脉冲发生电路。（30分） 解: 分析所给波形，可分为4个状态，00、01、11、01、00，由于有2个状态相同但次态不同，在实现途径上采用设计一个4进制计数器，再通过译码实现。计数器采用同步二进制加法计数器，其状态方程如下： 采用JK触发器，把上述状态方程与其特性方程比较系数，可见J0=K0=1，J1=K1= Q0，设计电路如下： 分析图示电路，可得其工作波形如下所示，可见满足题目要求。 二、论述题（20分） 1. 试用74160构成二十四进制计数器，要求采用两种不同的方法。 解：74160为同步10进制加法计数器，功能表及管脚与74161相同。实现24进制计数器的途径是：先用2片74160扩展为100进制计数器，然后采用反馈清零法或者反馈置数法实现24进制计数器。 反馈清零法：LD=1， 反馈置数法：RD=1， DCBA=0000 讨论： 也可用74160分别实现4进制和6进制计数器，然后级联；或者分别实现3进制和8进制计数器，然后级联。 第五组 一、分析题（共70分） 1. 试分析下图所示的时序电路（步骤要齐全）（20分） 试分别采用“反馈归零法”和“