DSP12.ppt

第12章 DSP硬件 第12章 DSP硬件 中国科学技术大学 计算机系 曾凡平 本章主要内容 说明数字信号处理器(DSP)与标准的微处理器在结构上的不同之处 考察流水线、多总线和多存储器是如何提高处理能力的 概述DSP常用的数字格式，包括2的补码 阐明量化是怎样影响DSP存储数值的 讨论乘法器／累加器、移位寄存器和地址发生器单元的结构 介绍作为DSP指令语言的汇编语言的使用 指出在应用中选择DSP所应考虑的因素，包括速度、存储量、功率、方便性和价格等 概述三个主要的DSP制造商的产品 12.1 数字信号处理器基础 DSP处理器能够实时地完成信号处理的任务。 实时(real time) ：在实际运算中，输出的速度跟得上采样点输入的速度，即一个周期内能完成的所有的DSP任务。 DSP和其它通用处理器相比具有一些显著的特点，使之适合于DSP任务： 结构对DSP操作来说是优化的 多总线和片内存贮器 在单指令周期内中的多存储器访问 使DSP适合于数字信号处理任务的一些特点 专用硬件单元 快速乘法/累加操作 快速移位操作 足够的存储器宽度以保证计算不产生溢出 支持循环缓冲器 大量使用并行操作 方便循环操作的汇编语言程序指令。 灵活的数字格式 以零起始的高效循环 一个时钟周期至少执行一条指令 12.2 DSP的结构之一 冯.诺伊曼结构 计算机结构描述了它的主要设备是怎样互连在一起的，最早的处理器基于冯.诺伊曼结构如图12.1所示： 特点是单一的、指令和数据共享的存储器限制了系统性能的提高。 以串行的方式执行程序，任务不能重叠。 哈佛结构：绝大多数DSP处理器的结构 绝大多数DSP处理器都是基于哈佛结构(Harvard architecture)设计的。这种结构的特点是分离了数据和程序存储器。程序存储器被设计用来装载指令，而数据存储器被设计用来保存数据。这两个存储器的分离意味着程序代码和数据项可同时从不同的存储器中取出。 自然，为了实现分离存储器的优点需要一些附加的总线。图12.2给出了一个哈佛结构。 图12.2 一个哈佛结构 当然这种结构比较复杂，但它在速度方面的优势是突出的。 在一种改进的哈佛结构同时也是DSP器件常用的结构中，保留了分离的存储器，但程序存储器可能含有混合的程序指令和数据。 哈佛结构的特点 附加的总线和存储器即使是在绝对的速度不变的情况下，也能够从整体上直接提高处理器的速度。哈佛结构允许在从程序存储器取指令的同时将数据传送到数据存储器。这种任务的重叠称为流水线(pipelining)。 执行DSP任务的指令称为汇编语言(assembly language)指令，列于DSP执行的程序中。与其他处理器一样，在DSP中，计算所用到的数据存储在寄存器(register)中。例如，要从存储器取两个数并把它们相加，可以用三个寄存器来完成，其中两个用来存放两个加数，另外一个用来存放计算结果。汇编语言指令可以是： (1) Reg1 = GET(Addr0) (2) Reg2 = GET(Addr1) (3) Reg3 = Reg1+Reg2 冯·诺依曼结构的取指令和执行指令周期 每一条指令都可以被分解为需要使用总线的两个基本周期：取指周期和执行周期。取指周期负责取出和解释指令，执行周期负责取出所需要的操作数和执行操作。在简单的单总线冯·诺伊曼结构中，每一个需要使用总线的步骤都必须等到总线空闲才能开始。 哈佛结构的取指令和执行指令周期 若在哈佛结构中执行同样这三条指令，会发现有显著的时间节省。假设两个操作数存储在数据存储器中。因为指令存放在分离的程序存储器中，所以在访问数据存储器的同时，也可以取出指令。 当第一条指令取出后，由于程序存储器不必负责第一条指令的执行，因而第二条取指令的动作可以立即执行。图12.4给出了通过流水线的任务重叠所带来的好处。适当地利用并行处理，原本三条指令所需的6个时钟周期现在只需要4个了。 多缓冲存储器 如果将处理器都说成是冯·诺依曼结构或哈佛结构将过于粗糙和简单。除了多总线之外，基于哈佛结构的许多现代处理器还以多缓冲存储器为特征，使处理能力又有了显著的提高。 缓冲存储器(cache memory)是指这样一种存储器，它使那些很可能需要的数据能够迅速被处理器所利用。 存放到缓存里的数据是根据复杂的统计算法选择的，因此数据的存取时间不是始终如一的。 混合的 CPU/DSP 结构 而且，尽管DSP芯片已被优化用于现实世界的信号获取及处理，高级通用PC机和工作站的中央处理单元(CPU)也开始了在同一领域内的竞争。 通用CPU能够提供简易编程、高速以及快速计算。但其消极方面是，大量使用缓存意味着CPU不能像DSP那样提供可预见的执行时间，并且CPU的功率需求明显高于DSP。 对于某些应用来说，混