计算机体系机构与组织实验报告1.doc

基本运算器实验 一、实验目的 (1) 了解运算器的组成结构。 (2) 掌握运算器的工作原理。 二、实验设备 PC 机一台，TD-CMA实验系统一套。 三、实验原理 本实验的原理如图 1-1-1所示。 运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A和暂存器 B，三个部件同时接受来自 A和 B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前， 如ARM） ， 各部件对操作数进行何种运算由控制信号S3…S0和 CN来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU的输出。如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU零标志。ALU中所有模块集成在一片 CPLD中。 逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图 1-1-2 所示。图中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵） 。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即： (1) 对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接 0。 (2) 对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在 4 位矩阵中使用‘右 1’和‘左 3’对角线来实现右循环 1 位。 (3) 对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。 运算器原理图 运算器部件由一片 CPLD 实现。ALU 的输入和输出通过三态门 74LS245 连到 CPU 内总线，另外还有指示灯标明进位标志 FC 和零标志 FZ。请注意：实验箱上凡丝印标注有马蹄形标记‘ ’ ，表示这两根排针之间是连通的。图中除 T4 和CLR，其余信号均来自于 ALU单元的排线座，实验箱中所有单元的 T1、T2、T3、T4 都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON单元的 CLR 按钮。T4 由时序单元的 TS4提供（时序单元的介绍见附录二），其余控制信号均由 CON 单元的二进制数据开关模拟给出。控制信号中除 T4 为脉冲信号外，其余均为电平信号，其中 ALU_B 为低有效，其余为高有效。 交叉开关桶形移位器原理图 暂存器 A 和暂存器 B 的数据能在 LED 灯上实时显示，原理如图 1-1-3 所示（以 A0 为例，其它相同） 。进位标志 FC、零标志 FZ 和数据总线 D7…D0 的显示原理也是如此。 A0显示原理图 ALU和外围电路的连接如图 1-1-4 所示，图中的小方框代表排针座。 运算器的逻辑功能表如表 1-1-1 所示，其中 S3 S2 S1 S0 CN为控制信号，FC 为进位标志，FZ 为运算器零标志，表中功能栏内的 FC、FZ 表示当前运算会影响到该标志。 ALU和外围电路的连接如图 1-1-4 所示，图中的小方框代表排针座。 运算器的逻辑功能表如表 1-1-1 所示，其中 S3 S2 S1 S0 CN为控制信号，FC 为进位标志，FZ 为运算器零标志，表中功能栏内的 FC、FZ 表示当前运算会影响到该标志。 ALU和外围电路连接原理图 运算器逻辑功能表 *表中“X”为任意态，下同 四、实验步骤 (1) 按图 1-1-5 连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明（其它实验相同）。 实验接线图 (2) 将时序与操作台单元的开关 KK2 置为‘单拍’档,开关 KK1、KK3 置为‘运行’档。 (3) 打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。然后按动 CON单元的 CLR按钮，将运算器的 A、B 和 FC、FZ清零。 (4) 用输入开关向暂存器 A置数。① 拨动 CON单元的 SD27…SD20 数据开关，形成二进制数或其它数值） ，数据显示亮为‘1’，灭为‘0’。② 置 LDA=1，LDB=0，连续按动时序单元的 ST 按钮，产生一个 T4 上沿，则将二进制置入暂存器 A中，暂存器 A的值通过 ALU单元的 A7…A0 八位 LED灯显示。 (5) 用输入开关向暂存器 B 置数。① 拨动 CON单元的 SD27…SD20数据开关，形成二进制数或其它数值）。② 置 LDA=0，