数字电子技术期末考卷09春(A)标准答案.docVIP

《数字逻辑与系统》试卷A 答案及评分标准 填空题（每空3分，共36分） 1、（36.7）10 转化为二进制数为 (保留小数点后四位)。 2、如图所示的门电路，按正逻辑体制，电路实现的逻辑式F= 。 3、异或门两输入端A、B中，A=0，则输出端F为 。 4、用n个触发器构成计数器，可得到的最大计数长度为 。 5、4选1数据选择器，AB为地址信号，，，当地址输入AB=10时，输出F= 。 6、逻辑函数F=A·（B+C）·1的反函数 。 7、JK触发器，要使，则输入J，K应满足的条件为 或者 (两种情况)。 9、由OC门构成的电路如图所示，Y的表达式为 。 9、有符号数（101010）2的补码为 ，与其等值的十进制数为 。 10、如图所示电路能实现的逻辑关系是F= 。 分析化简题(共分) 每分，共分； （2）（卡诺图化简）， 且（约束条件）。 2、分析如下组合逻辑电路的逻辑功能，写出逻辑函数，列出真值表。 (10分)。 3、分析下图所示电路的逻辑功能，写出电路的驱动方程，状态方程，画出电路的状态转换图，说明电路能否自启动(10分)。 设计题（共22分） 1、请设计一个三线排队电路，其功能是：输入信号A，B，C通过排队电路后，分别由FA，FB，FC输出，且在同一时间只能有一个信号通过，如果同时有两个或两个以上的信号出现时，则输入信号按A，B，C（即A优先级最高，B其次，C优先级最低）的优先顺序通过。列出真值表，给出函数表达式，并用门电路设计符合上述要求的逻辑电路 (10分)。 2、请用两种不同的方法实现将四位同步二进制计数器74LS161接成十三进制计数器，并画出状态转换图，可以附加必要的门电路，要求有进位输出。74LS161的逻辑符号与功能表如下所示(12分)。 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数 画图题（12分） 在下图（A）（B）（C）所示电路中，若已知A、B、C的波形如图（D）所示，请对应画出Z1，Z2 ，Z3的波形。图（A）为CMOS传输门，图（B）为D触发器，图（C）为JK触发器 共7页 第7页 (B) (A) F ＆ C B EN A EN 1D Q ＆ TG A B Z1 C ＆ 1J 1K C1 1J 1K C1 1J 1K C1 Q0 Q1 CLK Q2 FF0 FF1 FF2 C1 B A C +5V Z3 1K +5V Q C1 1J B A C (D) Z3 Z2 Z1 C B Z2 A (C) VCC A’ B’ A B 0 C