第5章 电子组装设备与组装生产线.ppt

生产线初步设计阶段的工作 某计算机厂生产线系统平面布置简图 * 几种典型生产线 手工插装生产线 * 波峰焊生产线 * 小型产品组装、调试生产线 * 大型产品组装生产线 * 5.4.2 电子整机产品制造与生产工艺过程举例 整机装配顺序 * 5.5新一代电子组装技术简介 电子组装技术 常规电子（THT）组装技术 新一代电子组装技术 表面安装技术 厚/薄膜集成电路技术 多芯片组件技术 半导体集成技术 * 5.5.1 基片 ⑴ 陶瓷基片 ⑵ 约束芯板基片。约束芯板基片由42号合金、包钢钼、瓷化殷钢等材料制成。约束芯板基片具有强度大、体积轻的特点。 ⑶ 塑性层基片。塑性层基片采用增加塑性层的方法制成，在环氧玻璃基片上涂上环氧树脂层。 ⑷ 环氧玻璃基片。环氧玻璃基片由环氧树脂和玻璃纤维组成的复合材料制成。由于玻璃纤维质地坚硬、环氧树脂塑性好，所以环氧玻璃基片具有强度高的特点。 * 5.5.2 厚/薄膜集成电路技术 厚/薄膜集成电路，是以膜的形态在绝缘基板上形成的一种集成电路，膜集成电路与半导体集成电路不同，它只能集成无源元件。按膜的厚度和形成工艺的不同，分为厚膜集成电路和薄膜集成电路两种。 * 5.5.3 载带自动键合（TAB）技术 与板载芯片（COB）技术相同，载带自动键合（TAB，Tape Automated Bonding）技术也是将IC裸片贴到基片上。图5.39(a)是TAB的示意图。 与COB相比，TAB技术的主要优点是它在印制板上的断面形状比较低。TAB所用引线较短，引线电感比COB大约小20%以上，这就使TAB在电气性能方面，尤其是在高频下优于COB。 * 5.5.4 倒装芯片（FC）技术 倒装芯片（FC，flip chip）技术，是将芯片倒置后直接安装在基片上，互连介质是芯片和基片上的焊区，图5.39(b)是具有代表性的基片上倒装芯片的示意图。 消除了键合引线和封装，倒装芯片技术的组装密集比COB和TAB都高。 * 5.5.5 MCM封装 在还不能实现把多种芯片集成到单一芯片上、达到更高的集成度之前，可以将高集成度、高性能、高可靠的CSP芯片和专用集成电路芯片组合在高密度的多层互联基板上，封装成为具有各种完整功能的电子组件、子系统或系统。可以把这种封装方式简单地理解为集成电路的二次集成，所制造的器件叫做多芯片组件（MCM），它将对现代计算机、自动化、通信等领域产生重大的影响。 * 5.5.6 大圆片规模集成电路（WSI）技术 将电路板、子系统乃至整个系统的电路集成在一片大面积硅基片上，无疑是最理想的组装技术。大圆片规模集成电路（WSI，wafer scale integration）正是基于这种设想而诞生的一种多芯片组件组装技术。它主要采用冗余设计、激光修整以及混合集成等方法来达到组装要求。WSI技术的发展非常迅速，它与另一种先进的组装技术——三维（3D）叠装技术相结合，在神经网络计算机的研究领域中发挥了重要的作用。 * * 测试针床和顶针示意图 * ICT技术参数 ⑴ 最大测试点数 ⑵ 可测试的元器件种类 ⑶ 测试速度 ⑷ 测试元器件参数的范围 ⑸ 测试电压、电流、频率 ⑹ 电路板尺寸 * ICT测试原理 ⑴ 电阻测试 R＝U/I ⑵ 电容量测试 ⑶ 电感量测试 ⑷ 二极管测试。正向测试二极管时，加入一正向电流，硅二极管的正向压降约为0.6V~0.7V；若加一反向电流，二极管的压降会很大。 ⑸ 三极管测试，分三步测试三极管。 ⑹ 跳线测试。 ⑺ 测试集成电路 * ICT编程（选学内容，建议学生自学） 电阻元件编程：在“T”栏输入“R”；在“Part name”处输入元件图号，如R1；在“Ideal”栏输入标称值，如R1是1kΩ；在“Pin1”、“Pin2”输入其引脚相对应的针号；“%”、“T+”、“T-”栏输入该电阻的误差范围，“W”栏输入测试方法“I”（普通测试方法），如果电阻在电路中与一个电解电容器并联（如图5.22(a)所示），则因测试方法“I”的测试时间很短，电容器充电需要一定时间，将会出现测试误差，只要将“W”栏中的“I”改为“V”，再加一定的延时时间“dms”，如20ms，则测试结果就与实际值相同了。 * 隔离点 测量电阻时，有时因为电路关系，需增加一隔离点，如图5.22(b)所示：电阻R1和R2、R3并联，当在顶针1、2位测试R1的阻值时，测试结果不是1kΩ，而是500Ω。这是由于从1号顶针位流入的电流I有一部分流入了R2、R3支路了。要解决这一问题，可以选择在3号位增加一顶针“3”，使“3”号顶针的电位和1号顶针的电位相等。那么，R2、R3支路就不会使1号顶针的电流分流，测试结果也就准确了。“3”号顶针就叫隔离点。编程对地“G”处填入“Y”，表示启动隔离