第四章-存储器04-高速缓冲存储器.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第四章-存储器04-高速缓冲存储器

有了Cache后,大大提高了CPU的工作效率。但当未命中而将新的主存 块调入Cache中,而它的位置已被占满,就会产生替换问题。 替换算法目的:获得最高命中率,使CPU访问的块尽可能都在Cache中。 1)先进先出算法 FIFO 按调入Cache的先后决定淘汰的顺序,淘汰最先调入Cache的块。 这种方法:实现容易,系统开销少,但不一定合理, 因为有些最先调入的块可能正在使用。 2)最近最少使用算法 LRU 为Cache各块建立一个LRU目录,记录其调用情况,当需要替换时将 在最近一段时间内使用最少的块替换出去。 这种方法:命中率高,但算法复杂,系统开销大。 4.2、替换算法 LRU替换算法的平均命中率 高于 FIFO替换算法的平均命中率。 因为,LRU替换算法反映了程序的局部性特点。 例:设一个容量为4个块的全相联Cache,分别采用FIFO和LRU替换算 法,假定访问主存地址块序列为2、11、2、9、7、6、4、3, 画出每次访问后Cache中的内容变化情况。 解:FIFO先进先出替换算法 主存地址块号: 2 11 2 9 7 6 4 3 Cache块 分配情况: 操作状态 调入 调入 命中 调入 调入 替换 替换 替换 2 11 2 2 11 2 11 9 2 11 9 7 6 11 9 7 6 4 9 7 6 4 3 7 4.2、替换算法 例:设一个容量为4个块的全相联Cache,分别采用FIFO和LRU替换算 法,假定访问主存地址块序列为2、11、2、9、7、6、4、3, 画出每次访问后Cache中的内容变化情况。 解:LRU最近最少使用替换算法 主存地址块号 2 11 2 9 7 6 4 3 Cache块 分配情况: 操作状态 调入 调入 命中 调入 调入 替换 替换 替换 4.2、替换算法 2 11 2 2 11 2 11 9 2 11 9 7 2 6 9 7 4 6 9 7 4 6 3 7 第四章 存储系统 4、高速缓冲存储器(Cache) 4.1、地址映象 4.2、替换算法 4.3、多层次的Cache 辅助存储器 Cache 的全部功能都是 由硬件完成的, 对程序员来说是透明的。 1)、指令Cache和数据Cache 随着计算机技术的发展和处理速度的加快,存取数据的操作经常会 与取指令的操作发生冲突,从而延迟了指令的读取。 发展的趋势是将指令Cache和数据Cache分开为两个相互独立 的Cache。 2)、 多层次Cache结构 片内Cache的容量受CPU芯片集成度的限制,容量小,命中率低。 于是,推出了二级Cache方案: 一级Cache(L1)在CPU芯片内,容量小; 二级Cache(L2)在CPU芯片外,容量大。 两级Cache之间设有专用总线相连。 4.3、多层次的Cache 奔腾PC机的Cache 3)、Cache的一致性问题 CPU对Cache的写入更改了Cache的内容,可选用写操作策略使 Cache内容与主存内容保持一致。常用的回写操作策略: (1)写回法 当CPU写Cache命中时,只修改Cache内容,不立即写入主存; 当此块被替换时,才写回主存。 // 减少了访问主存的次数,但存在不一致性的隐患。 (2) 写直达法 当CPU写Cache命中时,同时修改Cache与主存的内容; 当CPU写Cache未命中时,直接修改内存的内容。 // 维护了一致性,但降低了Cache的功效。 (3)写一次法 基于以上两种方法, 第一次写命中时使用写直达法(同时修改Cache与主存的内容) 以后命中和未命中都使用写回法(只修改Cache的内容) 4.3、多层次的Cache 考研试题精选: 设某机主存容量为16MB,按字节寻址。Cache容量为16KB。每

文档评论(0)

骨干 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档