基于AT89C51锁相频率合成器的设计.doc

第一章 绪论 1.1 锁相环路 锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，它在无线电技术的各个领域得到了很广泛的应用。锁相环路有其独特的优良性能，它具有载波跟踪特性，作为一个窄带跟踪滤波器，可提取淹没在噪声之中的信号；用高稳定的参考振荡器锁定，可作提供一系列频率高稳定的频率源；可进行高精度的相位与频率测量等等。它具有调制跟踪特性，可制成高性能的调制器和解调器。它具有低门限特性，可大大改善模拟信号和数字信号的解调质量。70年代以来，随着集成电路技术的发展，逐渐出现了集成的环路部件、通用单片集成锁相环路以及多种专用集成锁相环路，锁相环路逐渐变成了一个成本低、使用简便的多功能组件，这就为锁相技术在更广泛的领域应用提供了条件。 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路(DPLL)就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路 1.4 频率合成的方法 实现频率合成的方法很多，总的可分为相干合成和非相干合成两大类。非相干合成就是利用多个独立无关的晶体振荡器作参考频率源来产生所需的频率。相干合成就是由一个高稳定度和准确度的标准信号源产生若干具有同一稳定度和准确度的频率，这些频率与基准频率之间是完全相关的，各输出频率之间也是完全相关的。相干合成按其型式分为三种:直接式频率合成，锁相式频率合成和直接数字式频率合成，这三种不同的频率合成型式既体现了频率合成技术的发展过程，又各有优缺点。 直接合成法是最早被采用的频率合成法。它利用倍频(即乘法)、分频(即除法)、混频(即加法和减法)及滤波，从单一参考频率源产生多个所需的输出频率。优点是不同频率间的转换时间很短(100μs)和具有很好的频率分辨率;缺点是不能产生大量的输出频率，杂散分量多，对滤波和屏蔽的要求很高，功率相当大。这种方法现在很少使用。 直接数字式频率合成是一种近年发展起来的新的频率合成技术，是从相位的概念出发进行频率合成的。它采用了数字取样技术，将参考信号的频率、相位、幅度等参数转变为一组取样函数，然后直接运算出所需要的频率信号，并把数字量形式的信号通过数/模转换器转换成模拟量形式，在时域中完成频率合成。其主要优点是:转换频率的时间短(可达μs级)，频率、相位和幅度均可实现程控;缺点是输出信号的频率上限不够高，使其在高频段应用受限。 锁相式频率合成是一种将锁相环原理应用于频率合成的方法。其优点是:由于锁相环相当于一窄带跟踪滤波器，它具有良好的窄带跟踪特性，能很好地选择所需频率的信号，抑制寄生分量，而且避免了大量使用滤波器，有利于集成化和小型化;此外，一个设计良好的LC压控振荡器具有较高的短期频率稳定度，而高精度标准晶体振荡器则具有很好的长期频率稳定度，利用锁相环路把二者的优点结合在一起，就使锁相式频率合成法能够提供长期稳定度和短期稳定度都比较高的信号输出:缺点是频率转换时间比较大，由环路内噪声引起的输出信号相位抖动比较大。 1.5 锁相频率合成器 当前，随着数字技术的发展及微控制器在电子系统中的广泛应用，在很大程度上改变了传统的设计方法，数字频率合成技术的应用也日益广泛。数字频率合成器应用于通信设备中，使得工作频率的选择变得极为简单而又精确。并且随着大规模集成电路（LSI）技术和单片微机技术的迅速发展，大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小，满足了通信设备的高集成度和超小型化的要求。特别适合某些特殊场合的应用。随着半导体工艺和集成电路技术的快速发展，出现了许多用于频率合成的大规模集成电路。在这些大规模集成电路中，把频率合成器的主要部件如参考分频器、程序分频器、鉴相器、锁定指示器、甚至微处理器等集成在同一芯片上。再配上参考振荡器、压控振荡器、环路滤波器及高速前置分频器，即可构成完整的频率合成器。这使得频率合成器的成本、体积和功耗都大大下降，简化了设计和生产调试的复杂程度，而可靠性则明显提高。高速前置分频器、计数器、鉴相器和控制逻辑组成。高速前置分频器采用吞脉冲分频技术，通过模式选择确定对VCO输出频率÷10还是÷11；主计数器M和参考计数器R分别对双模前置分频器输出频率和参考频率进行分频；辅助计数器A用于模式选择控制逻辑；鉴相器产生上下频率控制信号；还具有鉴相频率检测、时钟检测引脚。各计数器的计数值可以通过串行或并行接口编程实现，也可以直接通过连线实现。该芯片具有功耗低、相位噪声低、杂散小、分频频率高、编程灵活方