基于CD4046锁环的频率合成器设计.doc

集成电路课程设计 ——基于锁相环的频率合成器的设计 学 院： 物理与信息工程学院 班 级： 2010级信通工程2班 姓 名： 李 文 （111000218） 同 组： 汪艺彬 （111000228） 基于锁相环的频率合成器的设计 设计和制作任务 确定电路形式，画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 写出课程设计报告书 二、主要技术指标 1．频率步进 100Hz 2．频率稳定度 =100Hz 3． 电源电压 Vcc=10V 4. 频率输出范围 700.00KHz-799.90KHz 三、确定电路组成方案 原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f2=f3/N=f4 故 f3=Nf2 (f2为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f3。 图1原理框图 四、设计方法 （一）、振荡源的设计 用CMOS4069六反相器的三个与非门和2M晶体组成2MHz振荡器，如图。图中Rf1使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。 （二）、100HZ标准信号源设计（即M分频的设计） 本次课程设计采用的是2M的晶振，最终需要的是100HZ的标准信号，因此中间需要设计个20000分频的分频器，即M=20000. 首先利用的双D触发器74HC74的其中一个D触发器构成二分频电路，把2M的输入进行二分频得到1M的输出。 根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个10000分频器，也就是四个十分频器，这样就可把1MHz的晶振信号变成100Hz的标准信号。如下图所示： （三）、N分频的设计 根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下： PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10) =1时，计数器清零。 单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。4个100K电阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。这样一块CD4522和四位拨码开关就可以构成1－9的分频效果。采用四块CD4522，分别对应千百十个位就可以通过拨盘开关的数值是多少，得到对应数值的分频器。由于千位保持7不变，便将CD4522的14,11,5号角置高。 图2 1——999分频器 五、锁相环参数设计 本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围： fmax=800.00KHz fmin=700.00KHz 则fmax/fmin=1.1 使用相位比较器PC2 （1）若R2≠∞，则由fmax/fmin=1.1。由figure7大概确定R2/R1的值约为1 选定R1=100KΩ,可得R2=100KΩ。 选定Vdd=10v,参照figure6与fmin=700kHz可求出C1=2*10-4uF （2）若R2=∞，由fo=fmax/2=400KHz,参照figure5并选定Vdd=10v，可得C1=10-4uF 又 2fc=fmax