数电实验6(计数器设计).pptVIP

实验六 计数器的设计 表6-2 逻辑图（用2片74LS112和1片74LS00组成） 逻辑图（用2片74LS112和1片74LS08组成） 6.2.3用中规模集成电路（2/5十进制计数器74LS90）组成BCD码九进制加法计数器： 异步十进制计数器74LS90功能表 BCD码九进制加法计数器示意图 BCD码九进制加法计数器示意图 * * 下周实验： RC环形振荡器和单稳态触发器 请确认本次实验集成电路芯片：74112两片、7400一片、7490一片的安插位置。 从逻辑开关右面插孔连接+5V和 注意：不要在数电箱面板上写字！ 6.1实验目的 1、学习用集成触发器组成同步和异步计数器并测试其逻辑功能。 2、学习用集成计数器组件组成任意进制计数器的方法并测试其逻辑功能。 6.2实验内容及步骤 6.2.2 用集成JK触发器74LS112和四2输入与非门74LS00组成同步六进制减法计数器： ⑴ CP加单正脉冲，观察各触发器的输出状态，纪录于表6-2中。 计数脉冲 Cp数 二 进 制 码 Q1 Q2 Q0 对应的 十进制数 ⑵(选作) CP接连续脉冲，用示波器观察并对应记录在一个计数周期内，CP和各输出端的波形。 0 2 0 1 2 0 1 0 2 1 0 0 , , 1 Q K Q Q J Q K Q Q J K J = = = = = = 触发器的 驱动方程 注：SD连在一起接高电平！ 1J 1K C1 Q Q FF0 1J 1K C1 Q Q FF1 1J 1K C1 Q Q FF2 1 1 · · · · · · · Q0 Q1 Q2 1 CP RD 00-1 00-2 00-3 00- 4 1 4 1 3 1 2 1 1 1 0 9 8 1 2 3 4 5 6 7 VCC 4 B 4 A 4 Y 3 B 3 A 3 Y 1 A 1 B 1 Y 2 A 2 B 2 Y G N D 74LS08 注：SD连在一起接高电平！ 1、CP加单正脉冲，观察触发器的输出状态 2、CP加连续脉冲，观察并画出Cp及触发器输出Q2、 Q1、 Q0的输出状态 1J 1K C1 Q Q0 FF0 1J 1K C1 Q Q1 FF1 1J 1K C1 Q2 Q FF2 · · · · · · Q0 Q1 Q2 1 CP RD 08-1 08-2 · · ⑴ CPA接单正脉冲，观察各触发器的输出状态，纪录于表6-4中。 ⑵ CPA接单正脉冲，输出端QD QCQB QA对应接至七段译码/驱动电路CD4511的输入端D、C、B、A，观察数码管的变化。 2/5十进制计数器74LS90的管脚图： 计数脉冲从CPA输入（下降沿有效）， QA与CPB相连， QD QCQB QA输出 ——8421码十进制计数器 R01、 R02：异步清零端 （高电平有效） S91、S92：异步置9端 （高电平有效） 计 数 X L L X 计 数 L X X L 计 数 L X L X 计 数 X L X L H L L H X X H H L L L L H H X L L L L L H H L X 异步复位、置位输入端 R01 R02 S91 S92 输 出 端 QD QC QB QA QD QC QB QA R01 R02 S91 S92 CPB CPA · · · · CP 74LS90 VCC GND +5V 为可靠清0，可按下图连接： QD QC QB QA R01 R02 S91 S92 CPB CPA · · CP 74LS90 VCC GND +5V · 08-1 将译码驱动单元VCC接+5V, 计数器输出QD、QC、QB、QA接到对应的D、C、B、A插孔，可直接用数码管显示读数。 1、CP加单正脉冲，观察触发器的输出状态 2、CP加连续脉冲，观察并画出Cp及触发器输出QA、 QB、 QC 、 QD的输出状态 *