实验 5.5 SDRAM 读写测试实验.docVIP

实验 5.5 SDRAM 读写测试实验 · 实验说明 该实验主要完成对 SDRAM 读写的测试。主要讲解如何使用 SDRAM，由于 DE2-115 上的 SDRAM 是两片，所以比使用 Flash 稍微复杂一点点。通过本实验，读者应该了解不同器件对时钟的需求不同，并学会如何创建新的时钟。两片 SDRAM 的用法可以是统一使 用，即只建立一个 SOPC 的 SDRAM 模块，数据宽 32 位，也可以分开使用，即建立两个 SOPC 的模块，数据宽度 16 位本例是读写测试，使用一种用法。 · 实验步骤 建立 Quartus 工程 建立一个新的工程 SDRAMTest。 重新设置编译输出目录为../ SDRAMTest/release 建立 SOPC 系统 打开 SOPC Builder，建立一个名为 SDRAMTest_System 的 SOPC 系统，并指定 VHDL 为描述系统的语言。 在系统上添加 On-Chip Memory。大小设置 20k。 添加 Nios II Processor。依旧选择 型。 添加左侧的 Memories and Memory Controllers-SDRAM-SDRAM Controller： 图 5-61 SDRAM Controller 设置第一页 配置第一页中，presets 选择 Custom，Data Width 选择 ，Chip Select 选 1，Bank4， Row 选 13，Column 选，确认 Memories size=MB。第二页中，Issue one refresh command every 填 us，Delay after powerup，before initialization 填 00us，Access time(t_ac): 6ns。如图 5-61 与图 5-62。 图 5-62 SDRAM Controller 设置第二页 注意：这两页的配置数据出自友晶 DE2-115 的光盘上的样例 如此再添加一块 SDRAM，分别命名为 sdram。 添加 jtag_uart，这个系统的输出连到 Nios II IDE 的 Console，需要 jtag_uart 支持。 添加 pll，在左侧 PLL-PLL，在弹出的窗口中选择 Launch Altera’s ALTPLL MegaWizard，如图 5-63。 图 5-63 PLL 设置第一页 10. 弹出窗口如图 5-64 所示，单击 next 按钮。 图 5-64 ALTPLL 设置第一页 11. 如图 5-65 所示，继续执行 next 按钮。 图 5-65 ALTPLL 设置第二页 如图 5-66 所示，继续执行 next。 图 5-66 ALTPLL 设置第三页 13. 来到第一个输出时钟的设置，倍频选 2，即给系统时钟 100MHz，如图 5-67。第二 输出时钟设为一个负 65 度相位的 100MHz 时钟，给 SDRAM，如图 5-68。 图 5-67 ALTPLL 设置第四页  图 -68 ALTPLL 设置第五页 14. 之后一路执行 next，直到 MegaWizard finish，回到 PLL 添加页面。如图 5-69 所示， 单击 Finish。 图 5-69 ALTPLL 设置第五页 15. 回到 SOPC 系统视图，在右上方时钟视图中右击对应时钟信号选择 Rename 修改时 钟名字，clk 改为 clk_50，pll.c0 改为 pll.c0_system，pll.c1 改为 pll.c1_memory，并将除 pll 外各器件的时钟用下拉框选择系统时钟，如图 5-70. 图 5-70 ALTPLL 设置第五页 System Auto-Assign Address 分配地址，generate 生成系统。 完成顶层实体 添加代码到 SDRAMTest.v18. 分配引脚 clk Input PIN_Y2 2 rst Input PIN_M23 za_ba[1] Output PIN_R4 2 za_ba[0] Output PIN_U7 2 zs_addr[12] Output PIN_Y7 2 zs_addr[11] Output PIN_AA5 zs_addr[10] Output PIN_R5 2 zs_addr[9] Output PIN_Y6 2 zs_addr[8] Output PIN_Y5 2 zs_addr[7] Output PIN_AA7 zs_addr[6] Output PIN_W7 zs_addr[5] Output PIN_W8