电子信息科学与技术毕业论文3--142702134.docVIP

第 PAGE 18 页 阜阳师范学院本科毕业论文题目：七个加数的并行同步加法器研究 学 号：2002C406152 姓 名: 徐峰 年 级：02级电子（1）班 系 别：物理系 专 业：电子信息科学与技术 完成日期：2005年12月 指导老师：刘杰论文提纲摘 要:微处理器中的算术逻辑单元包括算术运算和逻辑运算，加法器是其重要的组成部分。由于传统的加法器同时只能进行两个数相加，成为制约微处理器速度的瓶颈。如果能够找到多个加数并行同步相加的设计方案并设计出新的加法器电路，则既可以克服传统加法器不能同时进行多个数相加的缺点，同时也可以提高其它算术运算的速度。基于此，以七个四位二进制加数为例研究了并行同步加法器的设计原理、工作过程，并进行了模拟验证。结果证明了该研究方案的正确性、可行性和快速性，完全可以应用到新的微处理器的设计中，进而推动微处理器设计理念的变革。关键词:半加器,全加器,超前进位加法器,4位超前进位加法器1 引言2 原理与结构设计3 总体电路设计4 模块结构与功能介绍 4