1201020049夏俊伟EDA.docVIP

姓名： 夏俊伟 学号： 1201020049 班级： 12电信一班 成绩： EDA综合作业 任务二：设计一个一、实验目的 设计一个VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟均是采用6进制和10进制的组合。 1.性能指标及功能设计： （1） 时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 （2） 时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字数字钟具有使用功能。我们可以通过实验板上的 键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 （3） 清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 （4） 蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 2.秒计数器模块的VHDL语言 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY second I