EDA 24进制计数器的设计.docVIP

《EDA技术》课程实验报告 学生姓名： 黄红玉 所在班级： 电信100227 指导教师： 高金定老师 记分及评价： 项目满分 5分 得 分 实验名称 实验1：24进制计数器的设计 任务及要求 【基本部分】5分 在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。 要求具备使能功能和异步清零功能。 设计完成后生成一个元件，以供更高层次的设计调用。 实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。 实验程序（原理图） 仿真及结果分析 在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，设计一个24进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步24进制，则个位接成0011，十位接成0010，再用一个四输入（一段接一个使能信号EN）的与非门接到两片74160计数器上的置数端LDN。把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的24进制。然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显