数字集成电路第5章.ppt

发射极耦合逻辑电路(ECL)EMITTER COUPLE LOGIC TTL电路采用多发射极晶体管作为输入级,借助多发射极管对电流反抽,加速基区、集电区电荷释放，提高速度；STTL、ASTTL采用肖特基嵌位晶体管和新工艺，抑制了深度饱和寄生电容，但还是摆脱不了饱和。 ECL电路工作在放大和截止两种状态；不进入饱和，减小了储存时间，也没有SBD带来的附加寄生电容；nS数量级 发射极耦合逻辑电路(ECL)EMITTER COUPLE LOGIC ECL电路的提高开关速度，以牺牲功耗换取得 25mW，比TTL大了10mW；工艺改进可降至几个mW 以ECL10K；或门/或非门为例 下面介绍结构 射极耦合电流开关 一边固定；一边大信号多输入端的射极耦合差分 负反馈很强：保证输入阻抗大；和晶体管工作在放大区 RP 为基区沟道电阻，为反向漏电提供通路，并保证不用的输入端固定在零电平。 一般VEE=-5.2V、VCC=0V 射极耦合电流开关 射极耦合电流开关 射极耦合电流开关 射极耦合电流开关 射极耦合电流开关 射极耦合电流开关 射随输出器作用 保持输出相位不变；逻辑关系不变 进行电位平移 提高负载能力、扩大逻辑功能 参考电压源 ECL逻辑电路扩展 定偏管输出为或 输入管输出为或非 线与 线或 ECL电路版图设计特点 划分隔离区 元器件设计 布局布线 划分隔离区 同一性质的器件划分到一个