电科陈永开题解决方案.doc

毕业设计(论文)开题报告 题 目： 基于年月日 图1 应用于FPGA的EDA开发流程 FPGA是可编程器件，从而使得其的设计过程包括两个方面：硬件设计和软件设计。硬件设计是由FPGA芯片、输入输出接口、存储器以及相应的其他硬件，而软件设计就是运用Verilog HDL（VHDL）语言写程序。FPGA是采用的自顶向下的设计方式，由最初的系统级到后面的二级单元，三级单元等设计。一般来说FPGA的设计流程分为下面几个部分。 3.11功能定义/器件选型 在设计FPGA工程之前，就需要我们队系统功能的定义和模块进行划分，另外一点就是要根据工程的要求，选择最为合适的设计方案和性价比较高的器件。 3.12设计输入 一般设计输入分为以下两种类型： （1）.图形输入 图形输入通常包括原来图输入、状态图输入和波形图输入等方法。 状态图输入方法就是根据电路的控制条件和不同的装换方式，用绘图的方法在EDA工具的状态图编辑器上绘出状态图，然后由EDA编译器和综合器将此状态变化流程图形编译综合成电路网表。 波形图输入方法则是将待设计的电路看成是一个黑盒子，只需告诉EDA工具该黑盒子电路的输入和输出时序波形图，就能根据此完成黑盒子电路的设计。 原理图输入方法是一种类似于传统电子设计方法的原理图编辑输入方式，即在EDA软件的图形编辑界面上能完成特定功能的电路原来图。原理图由逻辑器件和连接线构成，如与门、非门、或门、触发器以及含74系列器件功能的宏功能块，甚至还有一些类似与IP的功能块。其特点是输入比较直观但效率低，不容易维护，不利于模块结构的重用、可移植性差，当芯片结构设计后，所以的原理图都等要改动。 （2）硬件描述语言文本输入 这种方式与传统的计算机软件语言编辑输入基本一致，就是将使用了某种硬件描述语言的电路设计文本，如VHDL的源程序，进行编辑输入。其特点是设计与芯片工艺无关，可以方便的进行自顶向下设计、输入效率很高、有利于模块的划分和移植、可移植性好、同时具有很强的逻辑描写和仿真功能。 3.13 功能仿真 功能仿真也可以称之为前仿真。是指在编译之前对用户所设计的硬件电路进行逻辑功能验证，由于没有延时信息，所以仅仅是对功能的初步检测。 3.14 综合优化 综合，就其字面含义应该为把抽象的实体结合成单个或统一的实体。对于电子设计领域的综合概念可以表示为:将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配而成的过程。 3.15 仿真 在编辑下载前必须利用EDA工具对适配生成的结果进行模拟测试，就是所谓的仿真。 仿真就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计，排除错误。有两种不同级别的仿真测试:时序仿真和功能仿真。 3.16 下载和硬件测试 把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA进行下载，以便进行硬件调试和验证[12]。 3.2 硬件描述语言VHDL VHDL的英文全名是VHDIC，于1983年由美国国防部发起创建，由IEEE进一步发展并在1987年作为“IEEE标准10776”发布从此，VHDL成为硬件描述语言的业界标准之一并在电子设计领域得到了广泛应用，逐步取代了原有的非标准硬件描述语言。 VHDL具有与具体硬件电路无关和与设计平台无关的特性，并具有良好的电路行为描述和系统描述的能力，在语言易读性和层次化结构化设计方面表现了强大的生命力和应用潜力。因此，VHDL的设计方法为自顶向下。 在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。一个项目的设计过程包括从自然语言说明到VHDL的系统行为描述，从系统分解、RTL模型的建立、门级模型产生到最终的可以物理布线实现的底层电路，就是从高抽象级别到低抽象级别的整个设计周期。后端设计还必须包括涉及硬件的物理结构实现方法和测试。 应用VHDL进行自上而下的设计，就是使用VHDL模型在所有综合级别上对硬件设计进行说明、建摸和仿真测试。 自顶向下的设计方法是系统被分解为各个模块的集合之后，可以对设计的每个独立模块指派不同的工作小组。这些小组可以工作在不同地点，甚至可以分属不同的单位，最后将不同的模块集成为最终的系统模型，并对其进行综合测试和评价。 图2给出了自顶向下设计流程的框图说明，它包括如下设计阶段： 提出设计说明书，即用自然语言表达系统项目的功能特点和技术参数等。 建立VHDL行为模型，这一步是将设计说明书转化为VHDL行为模型。在这一项目的表达中，可以使用满足IEEE标准的VHDL的所有语句而不必考虑可综合性。 VHDL行为仿真。这一阶段可以利用VHDL