数字逻辑设计第三(第四次课)辩析.pptVIP

* 3.3.6 奇偶校验器（1） 3.3.6 奇偶校验器 “奇偶检测”是检测数据中包涵奇数个“1”，还是偶数个“1”。 奇偶校验：发送产生奇偶校验码，接收方奇偶校验。 采用奇偶校验方法，去检查数据传输和记录中是否有错 * D0 D7 3.3.6 奇偶校验器（1） * 异或门构成奇偶校验电路 + + + + + + + ODD 奇 EVEN 偶 奇数个1 奇数个1 奇数个1 数据发送方奇偶校验产生电路 * 九位奇偶检验电路 * 3.3 常用的中规模组合逻辑电路小 结 3.3.1 译码器 3.3.3 编码器 3.3.2 数据选择器 3.3.4 数据比较器 3.3.5 运算器（算数逻辑单元 ALU） 3.3.6 奇偶校验器 * Adder是计算机的一个基本运算部件，也是构成ALU的基础 * 奇偶码可为“1”或“0” 若奇偶码为“1” 2?????? 如果八位数据A~H中包含奇数个“1”，则片I的ODD=0（称奇偶检测码） 若传输无误，则ODDII=1 若传输有误，则接收的数据包含偶数个“1”，则ODDII＝0 2?????? 如果八位数据中包含偶数个“1”，则ODDI=1 若传输无误，则ODDII=1 若传输有误，则ODDII＝0 ? 所以，以ODDII=1表示传输无误 ODD II=0表示传输有误 ? * 异或电路能“成对地”消去“1”，因此可用来检测两位数码的奇偶性质。 异或电路塔状连接能对多位数据进行奇偶检测 * 3.3.5 运算器(20) * * * Ci延迟级数与位数无关: 都是2级; Fi都是3级 P1 G1 P2 G2 P3 G3 C0 C1 C2 C3 * 3.3.5 运算器(21) 快速加法器、超前进位加法器 进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进入输入后提供的。 由于进位不是由前一级加法器提供的，所以快速加法器又称位超前进位加法器或并行进位加法器。 * 3.3.5 运算器(22) 3.3.5 运算器（算数逻辑单元 ALU） 加法器 一位加法器 四位串行进位加法器 快速加法器 16位加法器 算术运算逻辑单元 四位算术逻辑运算单元 * 3.3.5 运算器(23) 快速加法器存在的问题 用4位并行进位的思想可以展开到8位,16位,32位等，但用中规模器件是不能实现的，因为进位产生逻辑的与或表达式项数与加法器位数成正比， “组合爆炸”。 一种可行的方式是”片内并行，片间串行”。 * 3.3.5 运算器(24) 16位加法器 16位串行加法器和16位并行加法器 16位串行加法器 用4片4位快速加法器组成16位串行加法器 此时,片内虽然是并行,但片间进位仍是串行逐片传递. 产生C4, C8 , C12 , C16的延迟各是几级? Fi要几级? F1~F4需要3级，C4需要2级，F5~F8需要5级，C8需要4级， F9~F12需要7级，C12需要6级，F13~F16需要9级，C16需要8级。 * 3.3.5 运算器(25) 16位加法器 16位并行进位加法器： 用类似四位快速加法器中C1、C2、C3、C4形成的原理，去形成片间快速进位C4、C8、C12、C16 * 3.3.5 运算器(26) 16位并行进位加法器： 用类似四位快速加法器中C1、C2、C3、C4形成的原理，去形成片间快速进位C4、C8、C12、C16 * 3.3.5 运算器(27) Gm和Pm的规律性强，可以根据输入X和Y直接计算得出，意味者4位加法器内部可以直接提供Gm和Pm。C4，C8，C12，C16可以设计一个部件快速计算。 * 3.3.5 运算器(28) 超前进位扩展器, 使得C4, C8 , C12 , C16同时产生! 16位并行进位加法器： 超前进位扩展器 * 16位并行进位加法器： 用类似四位快速加法器中C1、C2、C3、C4形成的原理，去形成片间快速进位C4、C8、C12、C16 16位快速加法器的结构图 3.3.5 运算器(29) 4位快速加法器的输出提供Pm、Gm 需2级延迟，F需3级延迟。 则产生C4, C8 , C12 , C16的延迟各是几级? Fi要几级? * 3.3.5 运算器(29) 16位快速加法器的结构图 4位快速加法器的输出提供Pm、Gm 需2级延迟。产生C4, C8 , C12 , C16的延迟3级， F1 ～F4要3级， F5 ～F16要6级。 请大家课后比较一下：由1位全加器构成的16位串行加法器、16位串行加法器、16位并行加法器计算结果所需要的级数。 * 和4位加法器（或4位ALU）连用的超前进位扩展器专用器件(SN74182) 3.3.5 运算器(30) * 3.3.5 运算