DDR2 DDR3.docVIP

DDR3 百科名片DDR3是一种电脑内存规格。它属于SDRAM家族的内存产品，提供了相较于DDR2 SDRAM更高的运行效能与更低的电压，是DDR2 SDRAM（四倍资料率同步动态随机存取内存）的后继者（增加至八倍），也是现时流行的内存产品。 目录 技术概论 一、DDR3在DDR2基础上采用的新型设计： 二、DDR3与DDR2几个主要的不同之处 ： 1.突发长度（Burst Length，BL） 2.寻址时序（Timing） 3.DDR3新增的重置（Reset）功能 4.DDR3新增ZQ校准功能 5.参考电压分成两个 6.点对点连接（Point-to-Point，P2P） DDR3内存的技术改进 逻辑Bank数量 封装（Packages） 突发长度（BL，Burst Length） 寻址时序（Timing） 降低功耗 发展 优势 DDR2与DDR1的不同之处 DDR3与DDR2的不同之处 技术概论 一、DDR3在DDR2基础上采用的新型设计： 二、DDR3与DDR2几个主要的不同之处 ： 1.突发长度（Burst Length，BL） 2.寻址时序（Timing） 3.DDR3新增的重置（Reset）功能 4.DDR3新增ZQ校准功能 5.参考电压分成两个 6.点对点连接（Point-to-Point，P2P） DDR3内存的技术改进 逻辑Bank数量 封装（Packages） 突发长度（BL，Burst Length） 寻址时序（Timing） 降低功耗 发展 优势 DDR2与DDR1的不同之处 DDR3与DDR2的不同之处 展开 　　 ?? DDR3 编辑本段技术概论 　　DDR3 SDRAM为了更省电、传输效率更快，使用了SSTL 15的I/O接口，运作I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更为精进进的CWD、Reset、ZQ、SRT、RASR功能。 　　CWD是作为写入延迟之用，Reset提供了超省电功能的命令，可以让DDR3 SDRAM内存颗粒电路停止运作、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE（On Die Calibration Engine）用来校准ODT（On Die Termination）内部中断电阻，新增了SRT（Self-Reflash Temperature）可编程化温度控制内存时脉功能，SRT的加入让内存颗粒在温度、时脉和电源管理上进行优化，可以说在内存内，就做了电源管理的功能，同时让内存颗粒的稳定度也大为提升，确保内存颗粒不致于工作时脉过高导致烧毁的状况，同时DDR3 SDRAM还加入RASR（Partial Array Self-Refresh）局部Bank刷新的功能，可以说针对整个内存Bank做更有效的资料读写以达到省电功效。设计 编辑本段一、DDR3在DDR2基础上采用的新型设计： 　　DDR3 　　 ?? DDR3预借机 1．8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有等效数据频率的1/8，DDR[1]3-800的核心工作频率（内核频率）只有100MHz。 　　2．采用点对点的拓扑架构，以减轻地址/命令与控制总线的负担。 　　3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。 编辑本段二、DDR3与DDR2几个主要的不同之处 ： 1.突发长度（Burst Length，BL） 　　由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。 2.寻址时序（Timing） 　　就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。 3.