VHDL考试程序.pptVIP

　　【例3-16】 构成译码器的程序。　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.all;　　ENTITY decode IS　　PORT( a,b,en: IN STD_LOGIC;　　 q0,q1,q2,q3: OUT STD_LOGIC);　　END ENTITY decode;　　ARCHITECTURE structural OF decode IS　　COMPONENT inv IS　　PORT(a: IN STD_LOGIC; 　　 ?b: OUT STD_LOGIC); 　　END COMPONENT inv; 　　COMPONENT and3 IS　　PORT(a1,a2,a3: IN STD_LOGIC;　　 o1: OUT STD_LOGIC); 　　END COMPONENT and3; 　　SIGNAL nota,notb: STD_LOGIC;　　BEGIN　　I1: inv　　PORT MAP(a,nota); 　　I2: inv 　　PORT MAP(b,notb);　　A1: and3　　PORT MAP(nota,en,notb,q0); 　　A2: and3　　PORT MAP(a,en,not