《EDA技术及应用》考试复习要点.docVIP

《EDA技术及应用》考试复习要点 一．名词解释（5个小题，15分）：包括1.1，1.3，1.6，3.2～3.8，4.2，5.1～5.4等章节的基本概念,基础知识. 二．填空题（10空，共20分）：包括1.1，1.3，1.6，3.2～3.8，4.2，5.1～5.4等章节的基本概念,基础知识. 三．选择题（5个小题，共15分）：包括1.1，1.3，1.6，3.2～3.8，4.2，5.1～5.4等章节的基本概念,基础知识. 四．程序阅读_功能修改题（1个小题，10分） 五．VHDL程序设计题（2个小题，共40分） 包括3.9，3.10，6.3，6,5，6.6等章节，主要考试的程序设计类型有： 触发器和锁存器； 计数器（至少掌握3种方法，参见教材P283，P187-189）； 分频器（至少掌握2种方法，参见教材P287，327）； 数据动态扫描显示电路（包括计数，选择，译码等基本电路，主要是实验里每次都要用）； 数据寄存器（数码寄存器和移位寄存器）（参见教材185，186）； 序列信号发生器和检测器（参见教材P189，P191）； 读写存储器SRAM（参见教材P193-195）。 欧伟明 2011年4月28日 附：数据动态扫描显示电路的一个VHDL参考程序。 【例1】用VHDL设计一个8bits并行半加器，要求将被加数、加数和运算结果用动态扫描的方式，在7个共阴LED数码管上同时显示出来，其对应的数据动态扫描显示电路外围器件接线如图1所示，并使用MAX+plus II进行仿真。 图1数据动态扫描显示电路外围器件接线图 --DISPLAY.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --实体说明 ENTITY DISPLAY IS PORT CLK:IN STD_LOGIC; --动态扫描显示时钟,24HZ以上 AIN: IN STD_LOGIC_VECTOR 7 DOWNTO 0 ; --8位被加数 BIN: IN STD_LOGIC_VECTOR 7 DOWNTO 0 ; --8位加数 SUM0,SUM1,SUM2:OUT STD_LOGIC_VECTOR 3 DOWNTO 0 ;--仿真观测输出 COM:OUT STD_LOGIC_VECTOR 6 DOWNTO 0 ;--数码管COM端的选择输出端 SEG: OUT STD_LOGIC_VECTOR 7 DOWNTO 0 ; --数码管8段显示驱动输出端 END ENTITY DISPLAY; ARCHITECTURE ART OF DISPLAY IS SIGNAL AA, BB,SINT: STD_LOGIC_VECTOR 8 DOWNTO 0 ; SIGNAL CNT:STD_LOGIC_VECTOR 2 DOWNTO 0 ; SIGNAL BCD:STD_LOGIC_VECTOR 3 DOWNTO 0 ; BEGIN --进行运算前的准备及加法运算 AA 0AIN; BB 0BIN; SINT AA+BB; SUM0 SINT 3 DOWNTO 0 ; --运算结果的仿真观测输出 SUM1 SINT 7 DOWNTO 4 ; --运算结果的仿真观测输出 SUM2 000SINT 8 ; --运算结果的仿真观测输出 --产生动态扫描显示的控制信号 PROCESS CLK BEGIN IF CLKEVENT AND CLK 1 THEN IF CNT 111 THEN CNT 000; ELSE CNT CNT+1; END IF ; END IF; END PROCESS; PROCESS CNT BEGIN --显示数据的选择,对应显示数码管公共端的选通,低电平有效 CASE CNT IS WHEN 000 BCD AIN 3 DOWNTO 0 ;COM 1111110; WHEN 001 BCD AIN 7 DOWNTO 4 ;COM 1111101; WHEN 010 BCD BIN 3 DOWNTO 0 ;COM 1111011; WHEN 011 BCD BIN 7 DOWNTO 4 ;COM 1110111; WHEN 100 BCD SINT 3 DOWNTO 0 ;COM 1101111; WHEN 101 BCD SINT 7 DOWNTO 4 ;COM 1011111; WHEN 110 BCD 000SINT 8 ;COM 0111111; WHEN OTHERS BCD 0000;COM 1111111; END CASE;