5th-3.pptVIP

3．直接访问主存储器指令的指令同期 取出第一条指令 CLA时，程序计数器的内容已经加 1变成 21，这正好是存放“ADD 30” 指令的内存单元。当从内存取第二条指令时，取指令阶段与第一条指令相同。 从第二个CPU周期开始这条指令的执行阶段。假定第一个CPU周期结束后，指令寄存器中已经存有ADD指令并进行译码分析，同时程序计数器内容又加 1，变为22，为取第三条指令做好准备。 （1）送操作数地址 第二个CPU周期主要完成送操作数地址的操作，其数据通路如图5．8 所示。在此阶段、CPU的动作只有一个，就是把指令寄存器中的地址码部分装入地址寄存器，地址码 30是内存中存放操作数的地址（IR→AR）。 （2）两操作数相加 第三个CPU周期主要完成取操作数并执行加法的操作，其数据通路如图5.9所示。在此阶段，CPU完成如下动作： ①把地址寄存器中的操作数的地址（30）发送到地址总线上，即 （AR → ABUS）。 ②由存储器单元30读出操作数（6），并经过数据总线传送到缓冲寄存器，即 （M →DBUS →DR）。 ③执行加法操作，将由数据缓冲寄存器来的操作数（6）送往ALU的一个输入端，而将已等候在累加器内的另一个操作数（因为上一条CLA指令执行结果现累加器内容为零）送往ALU的另一个输入端，于是ALU将两数相加，产生结果是0＋6 6，这个结果放回累加器，替换了累加器中原先的数 0