数电课程设计之数字电子钟分解.doc

目?????录 一．设计内容、设计要求及设计的总框图 二．完成单元电路的设计及参数计算 二．完成单元电路的设计及参数计算 图2 （2）消除抖动的计时/校准/闹钟开关的设计 如图3，最下边的开关SW1控制着电路的计时或校准与闹钟，当开关接高电平时，表示电路进入计时状态；当开关SW1接低电平时，这时可以分别通过开关SW3、SW4、SW5接高电平来控制秒、分、时电路的校准以及闹钟。例如，SW4接高电平，且SW6接上面的开关则实现分钟的校准功能；若SW6接下边的开关则实现闹钟的设置。另外，在开关上连接SR锁存器是用于消除电路的抖动。 图3 2、计时电路，包括秒计数器、分计数器、和时计数器 本版块主要设计是秒分的60进制数和时的24进制数，分别是采用两片十进制数的74160芯片串接成的，由于74160是十进制芯片，所以个位采用同步置数或异步置零都没问题，60进制的十位采用的是异步置零方式，24进制的十位采用同步预置数方式，电路原理图分别如图4和5 图4（60进制计数） 图5（24进制计数） 3、报时电路 报时部分原理是当秒的十位、分的个位和分的十位同时为0时，电路报时10秒。具体做法是在秒的十位、分的个位和分的十位各自接一个四输入的或非门74s260（当为0000时，通过或非门输出高电平），然后三个输出接到一个四输入与门74ls21上，74ls21上的另一个输入