《组成原理》 实验报告_ 3.docVIP

贵州大学 计算机科学与信息学院 计算机科学与技术系 实验报告纸 课程名称：实验日期：姓名：学号：实验序号：指导教师：实验成绩： 实验名称 实验目的 实验原理 实验所用的半导体静态存储器电路原理如图6-1所示，该静态存储器由一片6116（2K*8） 构成，其数据线（D0-D7）已知和数据总线（BUS-DISP UNIT）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入已连至数据总线。地址A0-A7与地址总线相连，显示地址内容。数据开关经一三态门（74LS245）已连至数据总线，分时给出地址和数据。因为地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10本实验装置已接地，其容量为256字节。6116有三根控制线：/CS 片选线 、OE（读线）、WE（写线）。当片选线有效时（/CS 0），同时OE 0时，（WE 0）时进行行读操作。本实验中将OE引脚接地，在此情况下，当/CS 0、WE 1时进行写操作，/CS 0、WE 0时进行行读操作，其写时间与T3脉冲宽度一致。实验T3脉冲由“单步”命令键产生，其他电平控制信号由二进制开关模拟，其中/CE（存储器片选信号）为低电平有效，WE为写/读（W/R）控制信号，当WE 0时进行读操作、当WE 1时为写操作。 实验步骤 控制信号连接：位于实验装置右侧边缘的RAM片选端（/CE）、写/读线（WE）、地址锁存信号（LDAR）、与位于实验装置左上方的控制信号（/CE、WE、LDAR）之间对应相连。位于实验装置左上方CTR-OUT控制信号 /SW-B 与左下方 INPUT-UNIT /SW-B 对应相连。 具体信号连接：/CE、WE、LDAR、/SW-B 完成上述连接，仔细检查无误后方可进入本实验。 在闪动的“P”状态下按动增址命令键，使LED显示器自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。（若当前处“H”状态，本操作可略）。 内部总线数据写入存储器 给存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、15，具体操作步骤如下：（以向00地址单元写入11数据为例。然后重复操作将数据分别写入各地址单元）。 读存储器的数据到总线上 依次读出第00、01、02、03、04单元中的内容，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00单元读出11数据为例，其他则类似） 五、实验小结 通过本次实验，熟悉了储存器和总线组成的的硬件电路 。 第 1 页 共 2 页 数据开关 三态门（CBA 001）（CE 1） 地址寄存器AR（LDAR 1）（/CE 1）（按“STEP”） 数据开关 三态门（CBA 001）（LDAR0） 存储器RAM （LDAR 0）（/CE 0、WE 1）（按“STEP”） 三态门（CBA 001）（/CE 1） 存储器RAM（CBA 000）（/CE 0、WE 0）（LDAR 0） 数据开关 （CBA 000） 地址寄存器AR（CBA 001）（/CE 1、LDAR 1）（按“STEP”）