ch3第三章组合逻辑电路分解.ppt

第三章 组合逻辑电路 概述 3. 1 组合电路的分析方法和设计方法 3.2 加法器和数值比较器 3.3 编码器和译码器 3. 4 数据选择器和分配器 3.5 用 MSI 实现组合逻辑函数 3.7 组合电路中的竞争冒险 本章要求 2. 内部结构示意图 存储单元 数据输出 字 线 位线 地址译码器 ROM 存储容量 = 字线数 ? 位线数 = 2n ? b（位） 地 址 输 入 0单元 1单元 i 单元 2n-1单元 D0 D1 Db-1 A0 A1 An-1 W0 W1 Wi W2n-1 3. 逻辑结构示意图 (1) 中、大规模集成电路中逻辑图简化画法的约定 连上且为硬连接，不能通过编程改变 编程连接，可以通过编程将其断开 断开 A B D C A B D Y A B C Y ≥1 与门 或门 ? 3.3.1 编码器（Encoder） Y0 I0 编 码 器 Y1 Ym-1 I1 In-1 代码输出 信息输入 编码器框图 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 二进制编码器 二-十进制编码器 分类： 普通编码器 优先编码器 2n→n 10→4 或 编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。 一、二进制编码器 用 n 位二进制代码对 N = 2n 个信号进行编码的电路 3 位二进制编码器(8 线- 3 线) 编码表 函数式 Y2 = I4 + I5 + I6 + I7 Y1 = I2 + I3+ I6 + I7 Y0 = I1 + I3+ I5 + I7 输 入 输 出 I0 ? I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。 3 位 二进制 编码器 I0 I1 I6 I7 Y2 Y1 Y0 I2 I4 I5 I3 输 入 输 出 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 函数式 逻辑图 — 用或门实现 — 用与非门实现 Y2 Y1 Y0 ≥1 ≥1 ≥1 I7 I6 I5 I4 I3I2 I1I0 Y2 Y1 Y0 优先编码： 允许几个信号同时输入，但只对优先级别最高 的进行编码。优先顺序：I7 ? I0 编码表 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 ? 0 1 0 0 0 0 0 0 1 ? ? 0 1 1 0 0 0 0 1 ? ? ? 1 0 0 0 0 0 1 ? ? ? ? 1 0 1 0 0 1 ? ? ? ? ? 1 1 0 0 1 ? ? ? ? ? ? 1 1 1 1 ? ? ? ? ? ? ? Y2 Y1 Y0 I7 I6 I5 I4 I3 I2 I1 I0 输 出 输 入 函数式 2. 3 位二进制优先编码器 输入 输出 为原 变量 逻 辑 图 输入 输出 为反 变量 Y2 Y1 Y0 ≥1 ≥1 ≥1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 I7 I6 I5 I4 I3 I2 I1 I0 二、二-十进制编码器 用 4 位二进制代码对 0 ~ 9 十个信号进行编码的电路 (2) 8421 BCD 优先编码器 (3) 集成 10线 -4线优先编码器 （74147 74LS147） 二-十进制 编码器 I0 I2 I4 I6 I8 I1 I3 I5 I7 I9 Y0 Y1 Y2 Y3 (1) 8421 BCD 编码器 3.3.2 译码器（Decoder） 编码的逆过程，将将输入的二值代码转换成对应的高、低电平信号。 一、二进制译码器 (B