基于Verilog_HDL的AES加密电路设计.docVIP

毕业设计报告(论文) 基于Verilog HDL的AES 加密电路设计 所属系 电子工程系 专 业 电子科学与技术 学 号 姓　　名 张 学 敏 指导教师 王 刚 起讫日期 2014.02 --- 2014.05 设计地点 东南大学成贤学院 毕业设计报告（论文）诚信承诺 本人承诺所呈交的毕业设计报告（论文）及取得的成果是在导师指导下完成，引用他人成果的部分均已列出参考文献。如论文涉及任何知识产权纠纷，本人将承担一切责任。 学生签名: 日 期: 基于Verilog HDL的AES加密电路设计 摘 要 现在的信息化社会，计算机技术正飞速地朝着快速、便携方向发展，这就意味着电子形式的数据及个人信息正逐渐被我们广泛使用。因此，网络信息安全这个名词逐渐进入人们的眼球。如何才能保证私密信息不被外界窃取已经成为