实验一译码器.docVIP

实验一 译码器的设计 目的： 能了解组合逻辑中译码器电路的设计原理。 能利用CPLD数字电路实验系统设计一个二对四译码器。 能自行验证所设计电路的正确性。 电路图： 三、实验仪配置图: 四、实验步骤与画面: 建立一个名为Unit1的新文件,并在MAX+plusⅡ绘图环境 中绘制电路图,将电路画在altera软件，如图U1-1。您也可以利用AHDL语法来设计,图U1-1(b)为二对四译码器的AHDL方程。 图U1-1(a) 图U1-1(b) 2.储存、检查及编译。 3.开启波形编辑器作输入波形定义,存储后再开启模拟器做功能模拟,其结果如图U1-2所示。 4、接下来做平面配置及编译,将电路图上各个输入输出脚位定义好，如图U1-3。 图U1-3 5、执行dnld3将电路下载到实验仪上如图U1-4。 图U1-4 6、测试电路功能,并完成下表： 输 入 输 出 S1 (P02) S0 (P01) m3 (P58) m2 (P57) m1 (P56) m0 (P55) 0 0 0 1 1 0 1 1 7.以FileCreate Defa