3、第三章逻辑门电路探究.ppt

* 输入和输出端结构都采用了半导体晶体管，称之为: Transistor— Transistor Logic 三极管在倒置工作状态时放大系数很小，约为0.01. * +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B D E 1 0 导通 截止 截止 高阻态 输出端有三种状态：高电平，低电平，高阻态，故称三态门。 功能表 低电平起 作用 A B F 符号 EN A B F 符号 符号 功能表 高电平起 作用 A B F 符号 EN A B F 符号 三态门的应用 总线结构：将输出端并联，将各输出信号 分时送到公共总线上。 EN1 1时，G1数据到总线； EN2 1时，G2数据到总线； ENi 1时，Gi数据到总线； G1 G2 Gn ... 总 线 A1 B1 EN1 A2 B2 EN2 Ai Bi ENi EN1、EN2、ENi轮流接入高电平，将不同数据分时送至总线。 … G1 G2 N EN 双向传输：EN 0时，G1工作，数据M→N； EN 1时，G2工作，数据N→M 。 M 3.6 MOS逻辑门 1、 NMOS门电路 0 UDS ID ui uo UCC R 饱和区 非饱和区 （一）NMOS反向器 1. 饱和型NMOS反向器 保证：a. 为高电平时， 为低电平； b. 为低电平（ ）时， 管截止，输出为高电平（ ）　　 缺点：a.输出高电平低 　　　b.工作时速度低 ２. 非饱和型NMOS反向器 负载管工作在非饱和区，电路的工作速度提高 （二）NMOS与非门 两工作管串联 （三）NMOS或非门 两工作管并联 （四）NMOS与或非门 （五）NMOS异或门 合成同或门， 构成非门。 如：A低，B高时， 门导通 （六）NMOS三态门 E 1: 高阻 E 0：F A （一） CMOS反相器 UCC S T2 D T1 A F NMOS管 PMOS管 CMOS电路 2、 CMOS门电路 UCC S T2 D T1 ui uo ui 0 截止 ugs2 ?UCC 导通 u０ “１” 工作原理： UCC S T2 D T1 ui uo ui １ 导通 截止 u０ “０” 工作原理： CMOS电路的优点 １、工作管和负载管一截止，一导通，因此电源向反向器提供的漏电流仅为纳米级 ２、导通电阻较小，CMOS反向器输出电压的上升时间和下降时间都比较小，电路的工作速度大为提高。 （二）CMOS与非门 （三）CMOS或非门 （四）CMOS三态门 E为高电平时： 高阻 E为低电平时： A F E （五）CMOS传输门 TG C C 0时，传输门截止 C 1时，传输门导通 利用CMOS传输门和非门可构成模拟开关 　3.7 常用TTL门电路芯片 VCC GND TL7400四个两输入与非门集成电路T TTL7420两个四输入与非门集成电路 GND VCC NC 7404六反相器非门 GND VCC 3.8 逻辑函数的实现 函数的表现形式和实际的逻辑电路之间有着对应 的关系，而实际逻辑电路大量使用“与非”门、“或非”门、 “与或非”门等。 1）、用“与非”门实现逻辑函数 第一步 求出函数的最简“与—或”表达式。 第二步 将其变换成“与非—与非”表达式。 第三步 画出函数表达式对应的逻辑电路图。 例：用“与非”门实现逻辑函数 F A,B,C,D ABC+ABC+BCD+BC 解： 第一步: 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 1 F AB+BC+BD 第二步： F AB·BC·BD 第三步： 该电路是一个两级 “与非”电路。 如不限制级数，该 电路可进一步简化。 F AB+BC+BD B A+C+D B·ACD B·ACD A F B C B C D F 1 A D C B F AB·BC·BD 2）、用“或非”门实现逻辑函数 第一步 求出函数的最简“或—与”表达式。 第二步 将其变换成“或非—或非”表达式。 第三步 画出函数表达式对应的逻辑电路图。 例：用“或非”门实现逻辑电路。 F A,B,C,D CD+ACD+ABD+ACD 解： 第一步: F AC+AD F F A+C A+D 00 01 11 10 00 01 11 10 AB CD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 第二步： F A+C A+D A+C + A+D 第三步： F ?1 A C ?1 A D ?1 3）、用“与或非”门实现逻辑函数 第一步 求出反函数的最简“与—或”表达式。 第二步 将其变换成函数的“与—或—非”表达式。 第三步