8253定时器精选.ppt

王东明 / NCRL 可编程接口芯片及应用 学习重点：可编程接口芯片8253 、8259, 8255结构、编程I/O接口和CPU、外设的连接方法。 学习方法：紧密结合实验与作业，学习I/O通道的设计与编程方法。 I/O地址译码方法 地址译码的方法灵活多样 高位地址线与CPU的控制信号进行组合，经译码电路产生I/O接口芯片的片选信号CS，实现系统中的接口芯片寻址 低位地址线直接接到I/O接口芯片的地址引脚，进行I/O接口芯片的片内端口寻址 地址译码 如何实现定时？ 软件方法：用一段程序实现延时 利用程序循环延迟指定的时间 缺点：CPU占用率？延时精度？兼容？ 硬件方法：定时/计数器电路 利用脉冲计数在设定的时间输出定时信号，灵活性较差？ 采用可编程定时器／计数器 定时时间与计数值可由软件来确定和改变，设定后与CPU并行工作，不占用CPU的时间。 可编程计数器/定时器8253 8253是一种可编程的计数器/定时器接口芯片。内部有三个独立的计数器，通过设置控制字，各计数器可以工作于不同方式。该芯片的最高计数频率为2MHz，可用于产生各种定时波形，也可用于对外部事件计数。 可编程计数器/定时器8253-5 掌握: 引线功能及计数启动方法 6种工作方式及其输出波形 8253的使用: 芯片与系统的连接 芯片的初始化编程 可编程计数器/定时器8253- 引脚及其功能 内部结构 寻址方式 控制字格式 工作方式 编程及应用 引脚及其功能 与系统的连接示意图 内部结构 编程结构—程序员的观点 计数器(3个)——每个包括 控制寄存器—— 存放控制命令字（只写） 占用4个地址— 3个计数器，1个控制寄存器 寻址方式 控制字格式 定时/计数的工作过程 设置8253的工作方式： 此时，全部控制逻辑电路复位，输出OUT为初始状态（高电平或低电平）； 设置计数初值到初值寄存器 第一个CLK信号使初值寄存器的内容置入计数寄存器 以后每来一个CLK信号 在CLK的上升沿时，计数器对门控信号GATE进行采样，来决定工作状态（计数、触发、停止、重新置初值）； 在CLK的下降沿时，计数器执行部件从初值开始作减1计数；其中0是最大初值，1是最小初值； 若以二进制数制计数，则0相当于216=65536；若以BCD（十进制）数制计数，则0相当于104=10000 减到0时，OUT端输出一特殊波形的信号 工作方式0：计数结束产生中断 工作方式0：计数结束产生中断（小结） 软件启动，不自动重复计数。 装入初值后OUT端变低电平，计数结束OUT输出高电平。 计数过程中，GATE端应保持高电平。 每写入一次初值计数一个周期，然后停止计数。 OUT端输出是一个约(n+1) *CLK宽度的负脉冲。 计数过程中可随时修改初值重新开始计数。 工作方式1：可编程单稳态触发器 工作方式1：可编程单稳态触发器 工作方式1：可编程单稳态触发器（小结） 硬件启动，不自动重复计数。 装入初值后OUT端变高电平，计数开始OUT端变为低电平，计数结束后又变高。 门控信号GATE端的跳变触发计数，可重复触发。 若下一次GATE上升沿提前到达，则OUT端负脉冲拉宽为两次计数过程之和。 计数过程中写入新初值不影响本次计数。 工作方式2：分频器 工作方式2：分频器 工作方式2：分频器（小结） 软、硬件启动，自动重复计数。 装入初值后OUT端变高电平，计数到最后一个CLK时OUT输出负脉冲，并连续重复此过程。 GATE为计数的控制信号：GATE变低计数停止，再变高时的下一个CLK下降沿，从初值开始重新计数。 每个计数周期结束时（减到1时），OUT端输出一个CLK宽度的负脉冲。 计数过程自动重复进行。 计数过程中修改初值不影响本轮计数过程。 工作方式3：方波频率发生器 工作方式3：方波频率发生器（小结） 软、硬件启动，自动重复计数。 装入初值后OUT端变高电平，然后OUT连续输出对称方波： 前 N/2或（N+1）/2 个CLK，OUT为高 后N/2或（N-1）/2 个CLK， OUT为低。 计数过程中修改初值不影响本半轮计数过程。 其余的与方式2 类似。 工作方式4：软件触发选通脉冲 工作方式4：软件触发选通脉冲（小结） 软件启动，不自动重复计数。 装入初值后输出端变高电平，计数结束输出一个CLK宽度的负脉冲 计数过程中，GATE端应保持高电平。 每写入一次初值，计数一个周期，然后停止计数。 每个计数周期结束时（减到0时），OUT端输出一个TCLK宽度的负脉冲。 计数过程中修改初值不影响本轮计数过程。 工作方式5：硬件触发选通脉冲 工作方式5：硬件触发选通脉冲 硬件启动，不自动重复计数。 OUT端波形与方式4相同 写入初值时，GATE端应保持低电平。 GATE每出现