嵌入式系统的原理及应用_04.pptVIP

The S3C2410X supports selection of Dividing Ratio between FCLK, HLCK and PCLK. This ratio is determined by HDIVN and PDIVN of CLKDIVN control register. p231 * 2.7.5 时钟和电源管理 时钟和电源由3部分组成：时钟控制、USB控制和电源控制。 (3) 电源控制 Figure 7-7. The Clock Distribution Block Diagram p232 S3C2410A通过4种电源管理模式有效地控制了功耗： NORMAL模式 SLOW模式 IDLE模式 POWER-OFF模式 * CLOCK GENERATOR POWER MANAGEMENT SPECIAL REGISTER Register Address R/W Description Reset Value MPLLCON 0x4C000004 R/W MPLL configuration register 0x0005C080 UPLLCON 0x4C000008 R/W UPLL configuration register 0 PLLCON Bit Description Initial State MDIV [19:12] Main divider control 0x5C / 0x28 PDIV [9:4] Pre-divider control 0x08 / 0x08 SDIV [1:0] Post divider control 0x0 / 0x0 * CLOCK CONTROL REGISTER (CLKCON) Register Address R/W Description Reset Value CLKCON 0x4C00000C R/W Clock generator control register 0x7FFF0 * * 2.7.6 输入/输出口 S3C2410A 有117多功能I/O口，它们分别是： — Port A (GPA): 23-输出口 — Port B (GPB): 11-输入/输出口 — Port C (GPC): 16-输入/输出口 — Port D (GPD): 16-输入/输出口 — Port E (GPE): 16-输入/输出口 — Port F (GPF): 8-输入/输出口 — Port G (GPG): 16-输入/输出口 — Port H (GPH): 11-输入/输出口 * 2.7.6 输入/输出口 每个口通过三个寄存器进行配置及读写数据。分别是：GPxCON、GPxDAT、GPyUP，其中x为A~H，y为B~H。 (1) 输入/输出口配置寄存器(GPACON-GPHCON) 在S3C2410A中大多数输入/输出口引脚是复用的，因此需要用输入/输出口控制寄存器来确定每个引脚的功能。 如果GPF0 – GPF7 和 GPG0 – GPG7为Power-OFF模式下的唤醒信号，那么这些管脚必须被配置成中断模式。 * 2.7.6 输入/输出口 (2) 输入/输出口数据寄存器(GPADAT-GPHDAT) 如果管脚被置成输出方式则可以向相应的位写数据；如果管脚被置成输入方式则可以从相应的位读数据。 (3) 输入/输出口上拉电阻使能寄存器(GPBUP-GPHUP) 该寄存器能够使能或禁止每个端口组是否需要上拉电阻。0表示使能，1表示禁止。 如果该端口上拉电阻使能，则上拉电阻始终有效，无论是否设置了管脚的功能。 * 2.7.7 中断 S3C2410A的中断控制器能够接收来自56个中断源的请求。这些中断源由内部的外设提供(如DMA控制器、UART等)。中断的工作过程如图2.10所示。 ? ? 处理器 地址解码逻辑 ? 中断控制 逻辑芯片 外设控制器 地址总线 中断请求 中断应答 数据总线 中断请求 ? * 中断处理框图 Figure 14-2. Priority Generating Block p357 * 2.7