常用集成组合逻辑电路.pptVIP

Ya a b c d e f g 译 码 器 Yb Yc Yd Ye Yf Yg A3 A2 A1 A0 七段显示译码电路真值表 十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 输入 二进制数 输出 显示译码器 * 七段显示译码电路真值表 十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 1 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 1 0 1 1 9 * A3A2 A1A0 00 11 01 00 10 01 11 10 1 1 1 1 1 1 1 0 0 0 无所谓项当1处理 先设计输出Ya的逻辑表示式及电路图 Ya A3+A2A0+A2A1+A2A0 A3 ? A2A0?A2A1?A2A0 A3A2A1A0 Ya 0 0 0 0 0 1 1 0 0 0 1 0 2 0 0 1 0 1 3 0 0 1 1 1 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 1 8 1 0 0 0 1 9 1 0 0 1 1 显示译码器 * 以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。 将此电路图集成化，得到七段显示译码器的集成电路74LS48（国产型号：T339） 74LS48 T339 GND Vcc 电源＋5V 地 A3 A2 A1 A0 Ya Yb Yd Yf Ye Yg Yc LT IB IBR 七段数码管显示译码器 显示译码器 * IB 为0时，使Ya--Yg 0，全灭。 IBR 为0且A3～A0＝0时，使Ya-Yg 0，全灭。 控制端 控制端 七段数码管显示译码器 输入数据 输出 为0时，使Ya--Yg 1,亮“8”，说明工作正常。 LT ：测试端 LT IB ：灭灯端 输入 IBR ：灭零输入端 ：灭零输出端 YBR 控制端功能 74LS48 T339 GND Vcc 电源＋5V 地 A3 A2 A1 A0 Ya Yb Yd Yf Ye Yg Yc LT IBR IB/ YBR YBR ，当IBR＝0且A3～A0＝0时，YBR＝0；否则YBR＝1 * 七段数码管显示译码器 IBR和YBR配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示 0 0 5 6 7 . 9 9 0 0 显示译码器 * 七段显示译码器74LS48与数码管的连接 ＋5V a b c d e f g 74LS48 T339 GND Vcc 电源＋5V A3 A2 A1 A0 Ya Yb Yd Yf Ye Yg Yc LT IB IBR 输入信号 此三控制端不用时，通过电阻接高电平。 BCD码 显示译码器 * 4.4 常用集成组合逻辑电路 05年11月30日 * 复习上次课内容 组合逻辑电路——由各种门电路组成的，用于实现某种功能的复杂逻辑电路； 组合逻辑电路分析——给出组合逻辑电路图，分析其逻辑功能； 组合逻辑电路设计——根据要求把实际问题转化为逻辑问题，根据题意写出逻辑表达式并化简，最后画出逻辑电路图。 * 4.4 常用集成组合逻辑电路 4.4.1 加法器 半加；一位全加；多位全加） 4.4.2-1 二进制译码器 4.4.2-3 七段显示译码器 4.4.4 编码器 4.4.3 数据选择器 14 4.4.2-2 二—十进制译码器 * 4.4.1 加法器 1 1 0 1 1 0 0 1 + 回顾：A 1101, B 1001, 计算A+B 0 1 1 0 1 0 0 1 1 请同学们思考以下两个问题: 1、各位上的运算有何不同之处？ 2、只考虑某一位数相加，用逻辑电路实现，分别有