第3章逻辑门电路补充讲义汇编.doc

3.1 DTL门电路3.1.1 二极管或门 图3-1 二极管或门 输入与输出逻辑关系为Y= 3.1.2 二极管与门 图3-2 二极管与门 输入与输出逻辑关系为Y= 3.1.3 三极管反相器(非门) 1. 反相器原理电路 图3-3 三极管反相器 输入与输出逻辑关系为Y= 2. 输入电平范围 (1) 理想输入低电平电压接近0V，但在实际电路中，由于各种高频噪声信号的存在，输入低电平电压有起伏；此外，前级输出低电平电压也会随负载的增加而上升。 定义：逻辑电路输入端最大能够承受输入低电平电压的上限，称为最大输入电平电压=0.5V。 输入噪声容限：接近电源电压，但在实际电路中，由于各种高频噪声信号的存在，输入高电平电压也有起伏；此外，前级输出高电平电压也会随负载的增加而下降。 定义：逻辑电路输入端最能够承受输入电平电压的限，称为最输入电平电压的下降，基极电流 =下降 当=(其中=)时，三极管进入放大状态，输出低电平上升，此时对应的电平就称为最小输入高电平。 输入噪声容限：3.1.4 与非门 图3-4 DTL与非门原理电路 输入与输出逻辑关系为Y= 2. 实用电路 不过该电路存在重大缺陷，即输入低电平噪声容限很低，即使输入端接地，三极管Q1也有可能导通，使输出高电平偏低，经改进后的实用电路如图3-5所示。 图3-5 DTL与非门实用电路 增加二极管D3后，最大输入低电平电压为 0.5V。 3．仍在采用的原因 如果输入信号频率，如100KHz以下 图3-6 具有三个输入端的DTL与非门 4. 参数设计 如果电源电压VCC(5.0V)、三极管β值范围（100-160）、饱和压降（0.1V）、输出高电平最大负载电流(2.0mA)、对应的最小输出高电平电压(2.5V)已知，确定限流电阻、。 (目的：掌握计算过程、元件选择规则) 设计过程： (1) 当输入为低电平时，输出为高电平，不能太大，否则达不到输出高电平最大负载电流 ==2.5KΩ，取标准值2.4KΩ或2.2KΩ(5%，普通精度) （但也不能太小，否则电源功耗会增加） (2) 当全部输入端为高电平时，输出为低电平，不能太大，否则三极管不饱和。 ====2.041mA ==0.02041mA ==176KΩ，考虑设计余量后，取标准值160KΩ，甚至150KΩ(普通精度)。 (同样也不能太小，否则除了增加电源功耗外，还会使三极管进入深度饱和状态，影响开关速度) (3) 计算电阻功耗，确定电阻体积 显然输出低电平时，流过集电极电阻电流比输出高电平时流过电阻电流大(最恶劣情况)，则 ===10mW，小于电阻最小封装(0402或1/32W)承受功率，即可以使用任何尺寸规格的标准电阻。 对于基极限流电阻来说，显然输入低电平时，流过的电流最大(最恶劣情况)，即 ===0.12mW。同样也可以使用任何尺寸规格的标准电阻。 作业：设计条件与上例相同，计算三极管反相器限流电阻、。 3.2 CMOS反相器 CMOS反相器由P沟道增强型MOS管和N沟道增强型MOS管构成互补推挽方式，高、低电平负载能力强，一致性好。电源电压范围宽，速度较快。 CMOS数字电路主要包括CD4000系列(电源电压为2～15.0V)、74HC系列(电源电压为2～6.0V)、74HCT系列(与74LS系列电平完全兼容，电源电压为4.5～5.5V)、74AHC系列等。 1. 基本结构与工作原理 CMOS反相器基本结构由P沟道增强型MOS管T1和N沟道增强型MOS管T2按图3-7所示连接而成。 (a) 内部结构 (b)等效电路 (C) 忽略寄生二极管后的等效 图3-7 CMOS反相器基本电路 假设两管参数对称，则开启电压=，导通电阻、截止电阻也分别相同。 当电源≥+时， (1) 在输入信号Vi=时，必然存在 由于导通电阻(一般小于1KΩ)远小于截止电阻(一般大于Ω)，结果输出≈，即高电平(在负载很轻或输出端状态下，=)。 (2) 在输入信号=区间，必然存在 输出=≈0，即低电平。 可见，输入与输出反相，为逻辑非关系。 2. 电压传输特性与电流传输特性 图3-8 CMOS反相器传输特性 CMOS反相器电压传输特性如图3-8(a)所示。当0时，T1导通()、T2截止（），输出≈（高电平），如图(a)中的AB段。当≤时，T1截止()、T2导通()，输出≈0（低电平），如图(a)中的CD段。可见，无论在AB段还是CD段，T1、T2中总有一只MOS管处于截止状态，电源电流均很小，如图(b)中AB和CD段。 当 时，两管将同时导通，输出电压迅速下降，如图(a)中的BC段。如果两管参数对称，则当=时，两管导通程度相同，导通电阻相等，输出电压=，该点被