基于FPGA的水下姿态测试系统设计.docVIP

基于FPGA的水下姿态测试系统设计 【摘要】本文主要针对水下某产品的姿态测量要求，设计了一种基于三轴加速度计和压力传感器的水下姿态测量系统。系统以FPGA为主控芯片，测得的数据通过通信模块传至存储模块，并最终上传至PC机中，为后期姿态的解算打下基础。 【关键词】FPGA;数据采集;Flash存储;USB传输 1.引言 载体姿态的测量，可为导航或控制系统提供有效的信息。本文在综合了现有的技术条件基础上，针对某产品水下运动的特点，制定了相应的测量方案。本文设计的姿态测量系统主要由大量程三轴加速度计和压力传感器组成。大量程三轴加速度计主要是测产品入水及其分离时刻的加速度值。压力传感器主要是用来测量水深的，这样就能知道产品在任意深度的姿态角。 2.系统总体设计 水下姿态测量系统中三轴加速度计、深度压力传感器输出的是模拟信号，需要经过A/D转换采集存储在Flash中，然后经过USB上传至PC机中。系统总体设计框图如图1所示。 图1 测试系统总体设计框图 3.分模块设计 3.1 AD采集 测量系统中有大量程三轴加速度计、压力传感器输出的模拟信号需要采集，因此需要一款合适的AD采样芯片进行模数转换。为了准确的测量传感器输出的信号，就必须保证各路信号采样同步，因此选用同步采样的AD芯片，可以不间断的进行数据采集。综合考虑，选择ADI公司生产的16位、8通道同步采样（200K的采样频率）模数转换芯片AD7606芯片来完成模数转换功能。 AD7606的管脚CONVST A控制V1～V4四个通道的同步采样，管脚CONVST_B控制V5～V8四个通道的同步采样。因此只要将CONVST_A和CONVST_B两个管脚连在一起，就可以实现所有通道同步采样。本文需要采集的模拟量现在只有四个，因此只需控制CONVST_A管脚即可满足要求。根据该芯片的数据手册中对各管脚的时序要求，结合实际需要我们使用FPGA设计完成时序控制。为了验证A/D转换模块的正确性，我们对其主要功能进行了软件仿真，其仿真结果如图2所示。 图2 AD7606时序仿真 由图2可以看出，当busy信号由高变低时，表示转换完成，这时将CS置低，给rd一个脉冲信号，8个周期过后，随着数据的读取完成，CS信号会变高，busy信号也会变高，这说明器件已经开始进行下一个周期的转换。 3.2 FLASH存储 系统的存储模块用于存传感器输出的数据，要求其中的数据能够给后续的信号处理系统使用，这就需要具有非易失性的存储介质。Flash作为一种非易失的存储介质，具有擦写速度快、体积小、价格低等优点。因此，在本系统存储模块设计中选用K9WBG08U1M型Flash存储器 Flash芯片的操作可分为复位、按页写、按页读、块擦除等。进行上述操作时，我们需要通过I/O口向Flash发送命令。擦除操作需要输入0x60命令来启动，然后给出擦除周期的块地址，最后写入0xD0开始执行擦除，擦除之后所有的存储单元变为0xFF。写Flash首先要写入0x80来启动数据写操作，然后紧跟着要写入地址，写入的周期的地址可以指定到某一页，继而按照规定的时序顺次写入4096个字节数据，最后写入0x10命令就可以开始页编程了。在进行Flash读操作时，首先向Flash发送命令0x00，紧跟着发送地址周期，最后写入命令0x30来执行读操作。此时，Flash中被选中的页会将其中的4096个字节发送给页寄存器，这时R/B会变为低电平，当其转为高电平后，将页寄存器中的数据依次读出。K9WBG08U1M的I/O管脚是分时复用的，因此需要通过FPGA对其进行时序控制，来实现上述操作。其时序仿真结果如图3所示。 图3 Flash工作时序仿真图 3.3 USB传输 为了将存储在Flash内部的数据尽快传至PC机中，我们设计了USB传输通道。USB传输模块涉及USB固件程序、驱动程序、上位机接收程序以及slave FIFO模式下的FPGA逻辑设计。 固件程序是USB开发的重要环节，它主要功能包括初始化、辅助硬件完成相应的任务、处理中断请求、收发数据以及外围电路控制。CY7C6S013A芯片内置增强型8051单片机，因此可以用KEIL软件进行固件程序的编写。按功能区分整个固件程序可分为三个部分：固件文件（fw.c）;功能文件（bulkloop.c）以及描述符文件（dscr.a51）。其中fw.c文件是USB芯片的固件程序的核心，一般无需修改，主要用来完成USB外设请求以及协议通信;bulkloop.c文件是为用户自由开发预留的文件，用户为实现功能编写的代码就写在这里，同时该文件预留了功能函数并完成中断响应;dscr.a51文件定义了枚举设备时所需用的各类描述符信息，此文件根据用户需要进行编写，包括设备描述符、接口描述符、端点描述符、字符串信息等。 上位机是USB