数电本科总复习3-序逻辑电路总复习20100527.docVIP

6 时序逻辑电路 1、相同计数器的异步计数器和同步计数器相比,一般情况下 A A. 驱动方程简单 B. 使用触发器个数少 C. 工作速度快 D. 以上都不对 2、n级触发器构成的环形计数器,其有效循环的状态数是 A A. n个 B. 2个 C. 4个 D. 6个 3、用n 个触发器构成的计数器, 计数容量最多可为 。 4、某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作的时间为 。 5、（1）请用置位法, 将Ｔ4161接成五进制计数器。 T4161功能表 CP S1 S2 工作状态 × 0 × × × 清零 ↑ 1 0 × × 预置数 × 1 1 0 1 保持 包括C × 1 1 × 0 保持 C 0 ↑ 1 1 1 1 计数 注：T4161是四位二进制计数器，，Q0,Q1,Q2,Q3为输出端，D0,D1,D2,D3 为置数输入端，其中D3为高位，D0为低位。 （2）用两片 74LS161 二进制计数器构成 40 进制计数器，画出电路图。74LS161为同步16进制计数器，它的逻辑图和功能表如下。 6、分析下图所示序列发生电路，要求写出DSR的逻辑函数式，列出状态转换表，写出Z的输出序列码。 7、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（ ） 8、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码 ，右移时首先输入数码 。 9、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路的逻辑功能，并分析该电路能否自启动。 10、构成一个7进制计数器需要三个触发器。 （ ） 11、时序逻辑电路在结构上包含__________________和____________两部分。 12、设计计数器时应选用（ ）。 A．基本触发器 B．边沿触发器 C．同步触发器 D．施密特触发器 13、下表所示为四位二进制计数器Ｔ215 的功能表,试分析下图电路所具有的功能。要求画出状态转换图。 Cr CP+ CP- A B C D QD QC QB QA 1 0 × 0 × × × × × A × B × C × D 0 0 0 A B C D 0 0 1 1 ↑ 1 1 ↑ × × × × × × × × 加法计数 减法计数 14、分析电路功能,并说明能否自启动。 15、当时序电路存在无效循环时该电路不能自启动。（ ） 16、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的_____________，还与电路的_____________有关。 17、一块7490十进制计数器中,它含有的触发器个数是 A. 1 B. 2 C. 4 D. 6 18、n级触发器构成的扭环形计数器,其有效循环的状态数是 A. n个 B. 2 n个 C. 4个 D. 6个 19、时序逻辑电路在结构上包含__________________和_____________两部分。 20、同步时序电路具有统一的时钟CP控制。（ ） 21、分析下图给出的电路，说明这是多少进制的计数器。 22、用JK触发器和门电路设计一个同步五进制加法计数器。要求有进位输出端。状态转换图如图所示。 23、请用集成计数器芯片74LS193构成模10加法计数器。74LS193逻辑符号如图图中是进位输出端且，是借位输出端。且。74LS193功能表如表所示。 24. 、四位双向移位寄存器T4194的功能表如表所示。由功能表可知，要实现保持功能，应使 ，当，S1 1，S0 0时，电路实现 功能。 25、数字系统与逻辑功能部件的主要区别是有没有（ ） A.存储器 B.控制器 C.加法器 D.译码器 26、某时序逻辑电路的状态转换图如下，若输入序列X 1001时，设起始状态为S1， 则输出序列Z （ ） X/Z 0/1 1/0 S1 S2 0/0 1/1 A. 0101 B.1011 C.0111 D.1000 27、利用中规模集成计数器构成任意进制计数器的方法有 A.复位法 B.预置数法 C.级联复位法 28、时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序逻辑电路 和 时序逻辑电路。 29、触发器有 个稳态，存储8位二进制信息要 个触发器。 30、在移位寄存器中采用并行输出比串行输出（ ）。 A.快 B.慢 C.一样快 D.不确定 31、用触发器设计一个24进制的计数器，至少需要 个触发器。 A.3 B.4 C.6 D.5 32、某计数器的状态转换图如图所示，试问该计数器是一个 进制 法计数器，它有 个有效状态， 个无效状态，该电路 自启动。若用JK触发器组成，至少要 个