数字电路与逻辑设计第三章集成门电路与触发器导论.ppt

主从J-K触发器与前面所述J-K触发器相比，仅进行了性能上的改进，逻辑功能完全相同。 由于主从J-K触发器具有输入信号J和K无约束、无空翻、功能全、使用方便等优点，因此，应用广泛。 主从J-K触发器的不足：存在“一次翻转”现象！即时钟脉冲作用期间，主触发器的状态只能根据输入信号的变化改变一次！当输入端出现干扰时，可能破坏正常功能。通常采用窄脉冲作为触发脉冲。 边沿触发器可以克服此问题，例如下降沿触发的双J-K触发器74LS73等 四. T 触发器 T触发器又称为计数触发器。如果把J-K触发器的两个输入端J和K连接起来，并把连接在一起的输入端用符号T表示，就构成了T触发器。相应的逻辑图和逻辑符号分别如图(a)和图(b)所示。 T 1 0 Qn+1 Q Q 功能说明 不 变 翻 转 功能表 T触发器的逻辑功能可直接由J-K触发器的次态方程导出。J-K触发器的次态方程： 将该方程中的J和K均用T代替后，即可得到T触发器的次态方程： 根据次态方程，可列出T触发器的功能表如下表所示。 功能： 当T=1时，在时钟脉冲作用下状态翻转，相当于一位二进制计数器； 当T=0时，触发器状态保持不变。 上述T触发器也存在“空翻”现象，实际数字电路中使用的集成T触发器通常采用主从式结构，或者增加维持阻塞功能。 集成T触发器的逻辑符号分别如图(a)、图(b)所示，它们除了在性能方面的改进外，逻辑功能与上述T触发器完全相同。 一般来说，在原触发器的输入端加上一定的转换逻辑电路，就可以构成具有新的逻辑功能的触发器。 3.4.3 不同类型时钟控制触发器的相互转换 触发器转换的方法很多，以下介绍次态方程联立法。利用两个触发器的次态方程，进行联立，找出原输入信号与新输入信号及现态之间的函数关系。 转 换 方 法 (1) 写出待求触发器和给定触发器的次态方程。 (3)画出用给定触发器实现待求触发器的电路。 (2) 比较上述次态方程，得出原触发器中输入 信号的接法。 转换逻辑电路 原触发器 新触发器输入信号 Q Q 1、 J-K触发器转换成D触发器 一、J-K触发器转换成D、T、R-S触发器 因此，令J = K = D Q Q CP D C1 1J 1K 已有 Qn+1 = JQ+ KQ 欲得 Qn+1 = D 2、 J-K触发器转换成T触发器 一、J-K触发器转换成D、T、R-S触发器 因此，令J = K = T Q Q C1 1J 1K T CP 已有 Qn+1 = JQ+ KQ 欲得 Qn+1 = TQ+ TQ 3、 J-K触发器转换成R-S触发器 一、J-K触发器转换成D、T、R-S触发器 令J =S K = R 已有 Qn+1 = JQ+ KQ 欲得 Qn+1 = S+ RQ Q Q C1 1J 1K R CP S 1、 D触发器转换成J-K触发器 二、D触发器转换成J-K、T、R-S触发器 已有 Qn+1 = D 欲得 Qn+1 = JQ + KQ 因此，令 Q Q CP J C1 1D K 2、 D触发器转换成T触发器 二、D触发器转换成J-K、T、R-S触发器 已有 Qn+1 = D 欲得 Qn+1 = 因此，令D = Q Q CP C1 1D T 3、 D触发器转换成R-S触发器 请试着推导一下吧！ * * * * 上述逻辑关系可以用反演律证明。假定一个正逻辑与门的输出为F，输入为A、B，则有 F = A﹒B 若将一个逻辑门的输出和所有输入都反相，则正逻辑变为负逻辑。据此，可将正逻辑门转换为负逻辑门。 在本课程中，若无特殊说明，约定按正逻辑讨论问题，所有门电路的符号均按正逻辑表示。 根据反演律，可得 3. 4 触 发 器 为了构造实现各种功能的逻辑电路，除了需要实现逻辑运算的逻辑门之外， 还需要有能够保存信息的逻辑器件。触发器是一种具有记忆功能的电子器件。 触发器结构：逻辑门加上适当的反馈线。 触发器能用来存储一位二进制信息。集成触发器的种类很多，分类方法也各不相同。本节介绍几种最常用的集成触发器，重点掌握它们的外部工作特性。 触发器的特点： ☆ 有两个互补的输出端 Q 和 。 ☆ 有两个稳定状态。通常将 Q = 1和 = 0 称为“1”状态，而把Q = 0和 = 1称为0 状态。当输入信号不发生变化时