第2章 89C51的硬件结构与原理.pptVIP

二、 P3口的结构 1、P3用作第一功能（通用I/O口） 对P3口进行字节或位寻址时，单片机内部的硬件自动将第二功能输出线的W置1。这时，对应的口线为通用I/O口方式。 输出时，锁存器的状态（Q端）与输出引脚的状态相同； 输入时，要先向口锁存器写入1，使引脚处于高阻输入状态。输入的数据在“读引脚”信号的作用下，进入内部数据总线。 P3口作为通用I/O口时，属于准双向口。 2、P3用作第二功能使用 当CPU不对P3口进行字节或位寻址时，内部硬件自动将口锁存器的Q端置1。这时，P3口作为第二功能使用。 P3.0 ：RXD（串行口输入）； P3.1 ：TXD（串行口输出）； P3.2 ： 外部中断0输入； P3.3 ： 外部中断1输入； P3.4 ：T0（定时器0的外部输入）； P3.5 ：T1（定时器1的外部输出）； P3.6 ： （片外数据存储器“写”选通控制输出）； P3.7 ： （片外数据存储器“读”选通控制输出）。 2.7.3 并行口的负载能力 P0、P1、P2、P3口的电平与CMOS和TTL电平兼容。 P0口的每一位口线可以驱动8个LSTTL负载。在作为通用 I/O口时，由于输出驱动电路是开漏方式，由集电极开路（OC门）电路或漏极开路电路驱动时需外接上拉电阻；当作为地址/数据总线使用时，口线输出不是开漏的，无须外接上拉电阻。 P1、P2、P3口的每一位能驱动4个LSTTL负载。它们的输出驱动电路设有内部上拉电阻，所以可以方便地由集电极开路（OC门）电路或漏极开路电路所驱动，而无须外接上拉电阻。 由于单片机口线仅能提供几毫安的电流，当作为输出驱动一般的晶体管的基极时，应在口与晶体管的基极之间串接限流电阻。 思考题与习题 1、89c51在功能、工艺、程序存储器的配置上有哪些种类？ 2、89c51的存储器组织采用何种结构？存储器地址空间如何划分？各地址空间的地址范围和容量如何？在使用上有何特点？ 3、89c51的P0~P3口在结构上有何不同？在使用上有何特点？ 4、89c51晶振频率为12MHz，时钟周期、机器周期为多少？ 5、89c51复位后的状态如何？复位方法有几种？ 6、89c51的片内、片外存储器如何选择？ 7、89c51的PSW寄存器各位标志的意义如何？ 8、89c51的当前工作寄存器组如何选择？ 9、89c51的控制总线信号有哪些？各信号的作用如何？ 10、89c51的程序存储器低端的几个特殊单元的用途如何？ 分为三个区域： 1． 寄存器区： 4组寄存器（寄存器阵列）。 即4个工作寄存器0区～3区。每组 8个寄存单元（每单元8位），以 R0～R7作寄存器名，暂存运算数据 和中间结果。 字节地址为00H～1FH。 2． 位寻址区 ： 字节地址为20H～2FH，既可 作RAM，也可位操作。 共有16个RAM单元，共128 位，位地址为00H～7FH。 3． 用户RAM区： 32个单元，地址为30H～7FH， 在一般应用中常作堆栈区。 字节地址 位地址 1、工作寄存器区 低端32个字节分成4个工作寄存器组，每组8个单元。当前工作寄存器组的机制便于快速现场保护。 RS1 RS0 寄存器组 片内PAM地址 通用寄存器名称 0 0 0组 00H~07H R0~R7 0 1 1组 08H~0FH R0~R7 1 0 2组 10H~17H R0~R7 0 1 3组 18H~1FH R0~R7 2、位寻址区16字节单元。既可按字节操作，也可按位进行操作 3、通用RAM区 位寻址区之后的30H至7FH共80个字节为通用RAM区。这些单元可以作为数据缓冲器使用。这一区域的操作指令非常丰富，数据处理方便灵活。 在实际应用中，常需在RAM区设置堆栈。89c51的堆栈一般设在30H~7FH的范围内。栈顶的位置由SP寄存器指示。复位时SP的初值为07H，在系统初始化时可以重新设置。 二、 内部数据存储器高128单元 内部RAM的高128单元 ——专用寄存器(SFR)区 地址为80H～FFH （也称特殊功能寄存器） 其字节地址可被8整除。 专用寄存器： A、B、PSW、 DPTR、SP。 I/O接口寄存器： P0、P1、P2、P3、SBUF、TMOD、TCON、SCON … 有2套地址 字节地址：只21个有效（仅11个有位地址） 位地址：只83位有效 字节地址 位地址 （2）累加器A （Accumulator） 累加器A是8位寄存器，又记做ACC，是一个最常用的专用寄存器。在算术/逻辑运算中