PLLCTL寄存器.docVIP

　看门狗复位 　　帮助系统在软件跑飞后自动复位。 　　时钟监视器复位 　　利用内部的RC电路来保证时钟频率满足要求。 　　振荡器和时钟电路 　　EXTAL是外部时钟输入或石英振荡放大器的输入 　　XTAL是石英振荡放大器的输出 　　注：DG128可用串联振荡电路和并联振荡电路两种连接方式。 　　9S12X系列单片机只可用并联振荡电路。 　　时钟初始化寄存器－共5个 　　（1）锁相环控制寄存器（PLLCTL） 　　（2）时钟合成寄存器（SYNR）－低6位有效，有效值0～63。 　　（3）时钟分频寄存器（REFDV）－低4位有效，有效值0～15。 　　由锁相环来产生时钟频率的公式： 　　例如：选用16MHz的外部晶振，若将SYNR设为 　　2，REFDV设为1，通过公式计算可得 　　PLLCLK＝48MHz。从而得到系统的总线频 　　率为24MHz。 　　PLL例子 　　CLKSEL 0x00; //禁止PLL 　　PLLCTL 0xe1; //PLL电路允许 　　SYNR 2;REFDV 1; //设置倍频参数 　　PLLCTL 0x60; //时钟监控禁止 　　while（0 （CRGFLG0x08））;//等待稳定 　　CLKSEL 0x80; //选择PLL作为时钟 　　//若晶振为16M，则PLLCLK 2*16*3/2 48MHz，则总线频率是24MHz 　　RTI程序举