第5章 VHDL程序设计实践42224.pptVIP

第5章 VHDL程序设计实践 5.1 组合逻辑设计 5.2 时序逻辑设计 5.3 状态机设计 门电路是逻辑电路的基本电路。 按逻辑与、或、非三种运算，产生三类门电路：与门，或门，非门。 输入变量不同，会有二与门，三与门……。 不同的逻辑运算可由与非门，或非门构成。在组合逻辑电路中，常见门电路有：与非门、或非门、异或门、其他简单门电路。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY nand2 IS PORT (a，b: IN STD_LOGIC；Y: OUT STD_LOGIC)； END nand2； Architecture NAND2_1 OF nand2 IS BEGIN Y = a NAND b； END nand2_1； ARCHITECTURE nand2_2 OF nand2 IS BEGIN T1: PROCESS (a，b) VARIABLE comb:STD_LOGIC_VECTOR (1 DOWNTO 0)； BEGIN Comb := a b； CASE comb IS WHEN “00”= y = ‘1’； WHEN “01” = y = ‘1’； WHEN “