UNIBUS总线.docxVIP

UNIBUS总线基本概念：总线是一组在模块与模块之间或设备与设备之间传送信息的公用的共享信号线。传送的信息包括地址、数据和控制信息。总线是构成计算机系统的骨架。总线上的任意一个模块所传输的信号可以被链接在总线上的所有其他模块所接收，当然，在同一时间段内，只能有一个模块主动地进行信号的发送，其他模块处于被动接收状态。UNIBUS总线是1969年戈登贝尔和他的学生在卡梅隆大学开发的技术。主要应用在DEC公司的PDP11系列计算机和VAX机上。存在形式背板上或72线上。总线线序名称Unibus总线共有72条信号线，其中有18条用于传输地址（地址总线），另有16条用于传输数据（I/O总线）。18 A00-A17 - Address Lines16 D00-D15 - Data Lines 4 BR4-BR7 - Bus (Interrupt) Requests at priorities 4 (lowest) through 7 (highest) 4 BG4-BG7 - Bus (Interrupt) Grants at priorities 4 (lowest) through 7 (highest) 1 NPR - Non Processor (DMA) Request 1 NPG - Non Processor (DMA) Grant 1 ACLO - AC Low 1 DCLO - DC Low 1 MSYNC - Master Sync 1 SSYNC - Slave Sync 1 BBSY - Bus Busy 1 SACK - Selection Acknowledge 1 INIT - Bus Init 1 INTR - Interrupt Request 1 PA - Parity control 1 PB - Parity control 2 C0-C1 - Cyce Control Lines: 2 +5v - Power Lines (not counted as part of the 56)14 Gnd - Ground Lines (not counted as part of the 56)PDP-11计算机没有专用的I/O总线，而是使用Unibus总线用于数据的输入输出。PDP-11/40以及周边设备的寄存器被映射到内存最高位的8KB空间，当CPU提及某个地址的时候，可能是指部份物理内存，也可能是指输入输出设备的内存，用来存取内存的CPU指令同样可以用来存取设备。这种方式被称为内存映射I/O（Memory Mapped I/O）??应用在PDP上的结构图总线宽度数据位数总线传输率，最快是400ns一个16位数据，即每分钟2.5million个16位数据。典型应用是每分钟一百万个16位数据。UNIBUS总线通信方式除存储器外，任意一个连接在UNIBUS上的设备都可以占用总线发数据，为保证在同一时间内只能有一个申请者使用总线，需要设置总线仲裁机构。连接在UNIBUS上的设备在通信时有主设备和从设备之分（master/slave）。占用总线一方是master，另一方称为slave。内存永远是slave，CPU和外围设备可以是master也可以是slave。外围设备通过两种方式使用中断方式，设备产生中断请求，CPU相应中断通信流程设备请求中断，通过设置BR线的信号电平总线仲裁器识别到BR信号，判断中断优先级，检查BUS BUSY信号线总线仲裁器发出BG信号告诉设备允许中断设备收到BG信号，发出SACK信号，告诉总线仲裁器，我被选中，同时清除BR信号状态收到SACK信号，清除BR信号设备发出总线忙（BUS BUSY）信号，清除SACK（成为master）设备发出中断（INTR）信号，并发送自己的向量地址CPU做出判断，发出SSYN（SLAVE SYNC）信号告诉设备，接收向量地址，允许中断设备清除INTR，清除向量地址，清除BBSY信号，将BUS控制权交给CPUCPU清除SSYN信号，保存信息以便恢复中断前程序状态，执行中断服务程序。DMA方式，绕过CPU直接传输数据通信流程设备发出NPR信号总线仲裁器识别到NPR，发出NPG信号设备收到NPG信号，发出SACK，告诉总线仲裁器，我被选中，清除NPR总线仲裁器收到SACK，清除NPG设备设置总线忙（BUS BUSY），清除SACK（成为master）设备开始数据传输设备取消占用总线时清除BUS BUSY信号总线仲裁优先级结构上区分（纵向区分）DMA方式最高，其次是中断方式，总线仲裁器通过内部逻辑电路判断优先级，BR7最高，BR4最低横向区分连接在同一条总线请求线