原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
二位BCD码加法器的VHDL源程序如下
二位BCD码加法器的VHDL源程序如下：
ibrary ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity bcdadd is
port key:in std_logic; a0,a1,b0,b1:in integer range 0 to 9; -----定义两个加数的输入口 a0l,a1l,b0l,b1l,s0l,s1l,s2l:out std_logic_vector 6 downto 0 ;----定义七个输出数码管 s:out std_logic ;----定义Key指示灯输出口
end;
architecture one of bcdadd is signal one:integer range 0 to 18; ----定义两个数的个位相加之后的信号 signal ten:integer range 0 to 19; -----定义两个数的十位相加之后的信号 signal co1,co2:integer range 0 to 1; ----定义个位和十位的进位信号 signal s0,s1:integer range 0 to 15;
begin
p1:process one,ten,a0,b0,a1,b1,co1 ----第一个进程，进行加运算
begin one a0+b0; if one 9 then co1 1; s0 one-10; else co1 0; s0 one; end if; ten a1+b1+co1; if ten 9 then co2 1; s1 ten-10; else co2 0; s1 ten; end if;
end process p1;
p2:process a0,a1,b0,b1 begin
case a0 is when 0 a0l 1000000;
when 1 a0l 1111001;
when 2 a0l 0100100;
when 3 a0l 0110000;
when 4 a0l 0011001;
when 5 a0l 0010010;
when 6 a0l 0000010;
when 7 a0l 1111000;
when 8 a0l 0000000;
when 9 a0l 0010000;
when others a0l ZZZZZZZ;
end case;
case a1 is when 0 a1l 1000000;
when 1 a1l 1111001;
when 2 a1l 0100100;
when 3 a1l 0110000;
when 4 a1l 0011001;
when 5 a1l 0010010;
when 6 a1l 0000010;
when 7 a1l 1111000;
when 8 a1l 0000000;
when 9 a1l 0010000;
when others a1l ZZZZZZZ;
end case;
case b0 is
when 0 b0l 1000000;
when 1 b0l 1111001;
when 2 b0l 0100100;
when 3 b0l 0110000;
when 4 b0l 0011001;
when 5 b0l 0010010;
when 6 b0l 0000010;
when 7 b0l 1111000;
when 8 b0l 0000000;
when 9 b0l 0010000;
when others b0l ZZZZZZZ;
end case;
case b1 is when 0 b1l 1000000;
when 1 b1l 1111001;
when 2 b1l 0100100;
when 3 b1l 0110000;
when 4 b1l 0011001;
when 5 b1l 0010010;
when 6 b1l 0000010;
when 7 b1l 1111000;
when 8 b1l 0000000;
when 9 b1l 0010000;
when others b1l ZZZZZZZ;
end case;
end process p2;
p3:process key,s0,s1
文档评论（0）