五人多数表决器VHDL.docVIP

五人多数表决器的VHDL设计 1 设计要求 （1）五人多数表决逻辑：多数通过； （2?）在主持人控制下，10秒内表决有效； （3）设主持人控制键，复位键： ?控制键：启动表决； ?复位键：系统复位。 2 设计说明 在脉冲作用下，使用减法计数器，在初值为10秒的时候，主持人按控制键启动表决后，开始计时。每来一个脉冲计数器就减少1。一直这样下去，直到计数器变为0。计数器为0时投票无效。最后统计投票人数通过同意人数决定表决结果，当投票人不小于3人时，投票通过。在主持人按下复位键时，计数回到10，重新进行减法计数器。直到为0。 3 设计结果 3.1 电路原理图 图1 原理图 3.2 信号表 voter：1’为“通过”，‘0’为“未通过”）； total：表决通过的人数； count：用来显示倒计时； reset：：：10秒，输出统计人数为0。仿真波形如图3所示。 图3 复位时的模拟结果 在非复位状态下，主持人按下开始键。表决开始。在没有人投票的情况下。时间变为0。表决结束。仿真波形如图4所示。 图4 无人赞成时的模拟结果 在非复位状态下，主持人按下开始键。表决开始。当超出表决时间时才进行表决，此表决无效。仿真波形如图5所示。 图5? 规定时间外的模拟结果 在非复位状态下，主持人按下开始键。表决开始。在规定时间内只有两人赞同，仿真波形如图6所示。 图6